专利摘要
专利摘要
本发明公开一种基于无理数存储测试数据的解压方法，其通过二分法多次迭代能边解压边运行测试，既避免复杂的开方运算也避免开方运算的等待时间。解压方法包括以下步骤：a，将原始测试集变换成至少一个无理数对应的整数：b，由控制计算机估计出步骤a中单个无理数所对应的单精度或双精度小数：b0.b1b2…bn-1bn，记t1＝b0.b1b2…bn-1(bn-1)，t2＝b0.b1b2…bn-1(bn+1)，将整数部分b0和前n-1位小数部分bn-1对应游程长度转换成测试向量后依次输入被测芯片，并记录传输到ATE通道的游程数量num；c，记d，令判断(t′l)k与m的大小；g，在(t′l)k＝m时，将从num开始到p结束的游程长度传输到被测芯片；h，将测试结果与理论值比较，如果结果一致，则被测芯片通过测试；否则不通过。
权利要求
1.一种基于无理数存储测试数据的解压方法，其应用于自动测试设备中用于测试被测芯片；其特征在于：所述解压方法包括以下步骤：
步骤a，将原始测试集变换成单个或若干个无理数对应的整数表示，将游程长度出现的规律表示成形如 无理数，其中m,l,k全部是整数，存储时只存储m,l,k和原始测试数据长度p并存储在所述自动测试设备的控制计算机中；
步骤b，由所述控制计算机估计出步骤a中单个无理数所对应的单精度或双精度小数：b0.b1b2…bn-1bn，其中b0、b1、b2、…、bn-1、bn为对应的游程长度，记t1＝b0.b1b2…bn-1(bn-1)，t2＝b0.b1b2…bn-1(bn+1)；将整数部分b0和前n-1位小数部分bn-1对应游程长度转换成测试向量后依次由ATE通道输入被测芯片，并记录传输到ATE通道的游程数量num；
步骤c，记 则：m＝(tl)k，得到(t1l)k≤(tl)k＝m≤(t2l)k；
步骤d，令 判断(t′l)k与m的大小情况；
步骤g，在(t′l)k＝m时，将从num开始到p结束的游程长度通过ATE通道传输到被测芯片；
步骤h，将测试结果与理论值比较，如果结果一致，则被测芯片通过测试；如果不一致，则被测芯片不通过测试。
2.如权利要求1所述的基于无理数存储测试数据的解压方法，其特征在于：所述解压方法还包括步骤e，在(t′l)k<m时，比较t1与t′相同的数据位数即为已经解压的游程数量，将从num开始到t1与t′相同的数据位数的游程长度通过ATE通道转换成测试向量后传输到被测芯片，并更新num为t1与t′相同的数据位数，令t1＝t′，重复步骤d。
3.如权利要求1所述的基于无理数存储测试数据的解压方法，其特征在于：所述解压方法还包括步骤f，在(t′l)k>m时，比较t2与t′相同的数据位数即为已经解压的游程数量，将从num开始到t2与t′相同的数据位数的游程长度通过ATE通道转换成测试向量后传输到被测芯片，并更新num为t2与t′相同的数据位数，令t2＝t′，重复步骤d。
说明书
技术领域
本发明涉及集成电路可测试性设计技术领域，尤其设计集成电路的一种基于无理数存储测试数据的解压方法。
背景技术
集成电路产品需要进行测试以保证其产品的良率。近几十年来，随着超大规模集成(VLSI)技术的迅速发展，芯片中晶体管的密度成指数倍增加，IC测试成为半导体工业中最大的挑战之一。作为常见的可测试性设计(DFT)之一，全扫描设计广泛应用于IC测试中。基于全扫描的测试方案提高了电路的可控制性和可观察性，彻底地降低了测试生成的复杂性。然而，该类方案大大延长了测试应用时间，存在测试成本过高的问题。过高的测试费用已成为当今IC测试面临的主要问题。
测试成本与许多因素有关，其中日益增加的庞大的测试数据量是与测试成本相关的重要因素之一。测试数据逐年呈指数规律增长，庞大的数据导致了以下问题：(1)硬盘和自动测试设备(Automatic Test Equipment,ATE)之间带宽有限，使得测试数据从硬盘传输到ATE的时间大于测试数据从ATE传输到被测电路(Circuit Under Test,CUT)的时间，会导致浪费在等待测试数据从硬盘到ATE之间的加载时间加长。(2)ATE的存储容量有限，使得必须裁剪或分批加载测试数据。如果裁剪测试数据就会导致测试质量降低；如果分次加载测试数据，就会增加测试时间。(3)ATE与CUT之间的带宽有限，使得不能降低测试数据从ATE的存储器到CUT的加载时间。虽然更换高档次的ATE可以在一定程度上缓解上述问题，但这势必会增加测试成本(ATE价格在50-120美元/台)。上述问题是由于测试数据量增加带来的，显然，如果在测试质量不变的情况下减少测试数据量，同样也能解决上述问题。因此迫切需要研究测试数据量减少技术。
关于测试数据量减少技术的研究，主要集中在三个方面。
(1).基于非线性编码的压缩方案。非线性编码将原始测试数据分割成多个符号(字符串)，每个字符串用一个码字替代从而构成了压缩的测试数据(TE)。TE存储在测试设备中，在测试时，首先通过预处理将压缩后的数据载入解码器，所有的码字经解码器解压成相应的字符串。然后将解压后的数据施加到CUT，捕获响应并进行响应分析。
(2).基于广播的压缩方案。这类方案将相同的值广播到多条扫描链中。由于它的简单性和高效性，这种方法成为许多测试压缩结构的基础。
(3).基于线性解压器的压缩方案。这类方案利用线性操作将存储在ATE中的数据扩展成CUT需要的测试向量。基于线性解压器的压缩是目前测试激励压缩技术的研究热点和重点。这类技术对于X比例很高的测试集能够获得更高的压缩率，压缩过程一般不依赖于被测电路和测试集,因而特别适合IP芯核的测试数据压縮,绝大多数的商业测试压缩工具都采用这类技术。
由于在CUT与ATE之间数据传输存在着信号难以同步的缺点，不解决好同步问题，将会严重影响测试效率，改进通讯方式，又将会增加通讯协议的复杂性。另外，基于编码的测试数据压缩技术对多扫描链结构并不能很好的相容，需要对每一条扫描链都提供一个独立的解压电路才能使解压效率最高。
正是由于这些原因，对基于编码的测试数据压缩技术的研究仅停留在学术界，到目前为止还没有实用的相关EDA工具出现。
由于测试时通常存在着抗随机故障(Random Resistant Fault,RRF)，故(2)和(3)两种方法存在故障覆盖率不高、测试序列较长的弊端。虽然可以通过加权或采用混合模式等方法来进一步提高测试效率，但随着电路规模的扩大，RRF的增多，所需要的硬件开销将显著增加。
中国发明专利申请201210414485.X提出一种快速查找无理数的测试数据压缩方法，公开了一种动态编码压缩技术，并不直接用代码字来存储游程长度，而是将游程长度出现的规律表示成形如 (其中m,l,k全部是整数)无理数，存储时只用存储m,l,k和原始测试数据长度p等四个整数。将对整个测试集的存储转换成了单个或若干个无理数对应的整数存储。另外，提出了一种二分查找无理数的方法，将对无理数的计算转换成对无理数的查找，减少了算法的复杂度。
这种将测试数据转换成无理数的方法来存储数据，从理论上可以无限压缩测试数据，可以从根本上解决测试数据的存储问题。然而该技术中存在如何将无理数还原成原始测试集的问题，难点是如何将无理数展开成小数。使用传统的方法，计算机无法完成大数据的开方运算，即使可以能够展开成小数，时间也非常长，需要ATE从无理数到小数转化的整个过程，这个过程本身也是测试成本的浪费。
发明内容
本发明的目的在于克服现有技术的不足，提供了一种提高测试效率的无理数整数表示的存储测试数据的解压方法。
本发明采用以下的技术方案实现，一种基于无理数存储测试数据的解压方法，其应用于自动测试设备中用于测试被测芯片；所述解压方法包括以下步骤：
步骤a，将原始测试集变换成单个或若干个无理数对应的整数表示，将游程长度出现的规律表示成形如 无理数，其中m,l,k全部是整数，存储时只存储m,l,k和原始测试数据长度p并存储在所述自动测试设备的控制计算机中；
步骤b，由所述控制计算机估计出步骤a中单个无理数所对应的单精度或双精度小数：b0.b1b2…bn-1bn，其中b0、b1、b2、…、bn-1、bn为对应的游程长度，记t1＝b0.b1b2…bn-1(bn-1)，t2＝b0.b1b2…bn-1(bn+1)；将整数部分b0和前n-1位小数部分bn-1对应游程长度转换成测试向量后依次由ATE通道输入被测芯片，并记录传输到ATE通道的游程数量num；
步骤c，记 则：m＝(tl)k，得到(t1l)k≤(tl)k＝m≤(t2l)k；
步骤d，令 判断(t′l)k与m的大小情况；
步骤g，在(t′l)k＝m时，将从num开始到p结束的游程长度通过ATE通道传输到被测芯片；
步骤h，将测试结果与理论值比较，如果结果一致，则被测芯片通过测试；如果不一致，则被测芯片不通过测试。
作为上述方案的进一步，所述解压方法还包括步骤e，在(t′l)k<m时，比较t1与t′相同的数据位数即为已经解压的游程数量，将从num开始到t1与t′相同的数据位数的游程长度通过ATE通道转换成测试向量后传输到被测芯片，并更新num为t1与t′相同的数据位数，令t1＝t′，重复步骤d。
作为上述方案的进一步，所述解压方法还包括步骤f，在(t′l)k>m时，比较t2与t′相同的数据位数即为已经解压的游程数量，将从num开始到t2与t′相同的数据位数的游程长度通过ATE通道转换成测试向量后传输到被测芯片，并更新num为t2与t′相同的数据位数，令t2＝t′，重复步骤d。
本发明通过二分法多次迭代，可以边解压边运行测试，既避免了复杂的开方运算，也避免了开方运算的等待时间。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明的基于无理数存储测试数据的解压方法具体步骤如下。
步骤a，将原始测试集变换成单个或若干个无理数对应的整数表示，将游程长度出现的规律表示成形如 无理数，其中m,l,k全部是整数，存储时只存储m,l,k和原始测试数据长度p并存储在所述自动测试设备的控制计算机中。
由原始测试集，运行中国发明专利申请201210414485.X提出一种快速查找无理数的测试数据压缩方法，将原始测试集变换成单个或若干个无理数对应的整数表示。假设原始的测试集为001 00XX001 XX000XXXX1 XX1 000001 XXX00X0X1 001，可以转化为无理数 即对应的m＝29，l＝2，k＝2，p＝41。
步骤b，由所述控制计算机估计出步骤a中单个无理数所对应的单精度或双精度小数：b0.b1b2…bn-1bn，其中b0、b1、b2、…、bn-1、bn为对应的游程长度，记t1＝b0.b1b2…bn-1(bn-1)，t2＝b0.b1b2…bn-1(bn+1)；将整数部分b0和前n-1位小数部分bn-1对应游程长度转换成测试向量后依次由ATE通道输入被测芯片，并记录传输到ATE通道的游程数量num。
假设由控制计算机算出 控制计算机将2、6、9对应的游程长度转换成测试向量后依次由ATE通道输入被测芯片，传输的游程数量num＝3。另有t1＝2.691，t2＝2.693。
步骤c，记 则：m＝(tl)k，得到(t1l)k≤(tl)k＝m≤(t2l)k。从t1＝b0.b1b2…bn-1(bn-1)、t2＝b0.b1b2…bn-1(bn+1)很容易证明t1≤t≤t2，即有(t1l)k≤(tl)k＝m≤(t2l)k。
步骤d，令 判断(t′l)k与m的大小情况。若(t′l)k<m，跳至步骤e；若(t′l)k>m，跳至步骤f；若(t′l)k＝m，跳至步骤g。
步骤e，比较t1与t′相同的数据位数即为已经解压的游程数量，将从num开始到t1与t′相同的数据位数的游程长度通过ATE通道转换成测试向量后传输到被测芯片，并更新num为t1与t′相同的数据位数。令t1＝t′，重复步骤d。
步骤f，比较t2与t′相同的数据位数即为已经解压的游程数量，将从num开始到t2与t′相同的数据位数的游程长度通过ATE通道转换成测试向量后传输到被测芯片，并更新num为t2与t′相同的数据位数。令t2＝t′，重复步骤d。
步骤g，将从num开始到p结束的游程长度通过ATE通道传输到被测芯片。
步骤h，将测试结果与理论值比较，如果结果一致，则被测芯片通过测试；如果不一致，则被测芯片不通过测试。
上述例子中，首先有
此时t1和t′相同的位数为4位，该四位已经全部由ATE通道传输给被测芯片了，此次不再传输数据到被测芯片，令t1＝t′＝2.6925，重复步骤d有 计算(t′l)k＝(2.69275×2)2＝29.00361>m＝29。此时t2和t′相同的位数仍然为4位，该四位已经全部由ATE通道传输给被测芯片了，此次仍然不再传输数据到被测芯片，令t2＝t′＝2.69275，重复步骤d有 计算(t′l)k＝(2.69275×2)2＝29.00092>m＝29。
此过程一直进行到t′的前七位分别2、6、9、2、6、2、7、5，即有t′≈2.692582，结束测试过程。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
一种基于无理数存储测试数据的解压方法专利购买费用说明
Q：办理专利转让的流程及所需资料
A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。
1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。
2：按规定缴纳著录项目变更手续费。
3：同时提交相关证明文件原件。
4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。
Q:专利著录项目变更费用如何缴交
A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式
Q：专利转让变更，多久能出结果
A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。
动态评分
0.0