专利摘要

专利摘要

本发明公开了一种门控时钟触发器，该门控时钟触发器通过设置的第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管构成短脉冲产生电路，该短脉冲产生电路让时钟信号的高电平宽度变的尽可能的窄，从而近似变为边沿触发器，由此提高了运行速度，同时相对于传统的门控时钟触发器，其使用的MOS管数量变少，提高了运行速度的同时降低了电路的功耗，更为重要的是，由于本发明电路使用了clock-gating门控技术，使得电路时钟只有在MOS管发生状态翻转时，时钟才进行相应的翻转，这样节省了大量的空翻转，减小了功耗；优点是电路延时和功耗均较小。

权利要求

1.一种门控时钟触发器，其特征在于包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管；

所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极、所述的第四PMOS管的源极、所述的第六PMOS管的源极和所述的第八PMOS管的源极均接入电源；所述的第一PMOS管的栅极、所述的第五PMOS管的栅极、所述的第四NMOS管的栅极和所述的第八NMOS管的栅极连接且其连接端为所述的门控时钟触发器的时钟信号输入端；

所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第三NMOS管的漏极和所述的第五NMOS管的栅极连接；所述的第三NMOS管的源极和所述的第四NMOS管的漏极连接；所述的第三NMOS管的栅极、所述的第一NMOS管的源极和所述的第二NMOS管的源极连接，所述的第四NMOS管的源极、所述的第五NMOS管的源极、所述的第六NMOS管的源极、所述的第七NMOS管的源极、所述的第八NMOS管的源极、所述的第九NMOS管的源极和所述的第十NMOS管的源极均接地；所述的第二PMOS管的漏极、所述的第三PMOS管的栅极、所述的第五NMOS管的漏极和所述的第六NMOS管的栅极连接，所述的第三PMOS管的漏极、所述的第四PMOS管的栅极、所述的第六NMOS管的漏极和所述的第七NMOS管的栅极连接；所述的第四PMOS管的漏极和所述的第五PMOS管的漏极连接，所述的第五PMOS管的源极、所述的第七NMOS管的漏极、所述的第八NMOS管的漏极、所述的第六PMOS管的栅极和所述的第九NMOS管的栅极连接，所述的第六PMOS管的漏极、所述的第七PMOS管的源极和所述的第八PMOS管的栅极连接，所述的第七PMOS管的漏极、所述的第九NMOS管的漏极和所述的第十NMOS管的栅极连接；

所述的第七PMOS管的栅极和所述的第一NMOS管的漏极连接且其连接端为所述的门控时钟触发器的信号输入端，所述的第二NMOS管的漏极为所述的门控时钟触发器的反相信号输入端，所述的第一NMOS管的栅极为所述的门控时钟触发器的反相信号输出端，所述的第二NMOS管的栅极、所述的第八PMOS管的漏极和所述的第十NMOS管的漏极连接且其连接端为所述的门控时钟触发器的信号输出端。

2.根据权利要求1所述的一种门控时钟触发器，其特征在于所述的第一PMOS管的沟道宽度是所述的第一NMOS管的沟道宽度的2～4倍，所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管、所述的第四PMOS管、所述的第五PMOS管、所述的第六PMOS管、所述的第七PMOS管和所述的第八PMOS管的沟道宽度相等，所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管、所述的第四NMOS管、所述的第五NMOS管、所述的第六NMOS管、所述的第七NMOS管、所述的第八NMOS管、所述的第九NMOS管和所述的第十NMOS管的沟道宽度相等。

说明书

技术领域

本发明涉及一种触发器，尤其是涉及一种门控时钟触发器。

背景技术

在数字电路中,基本的工作信号是二进制数字信号和开关逻辑信号,而触发器就是一种具有记忆功能且可存放这些信号的基本逻辑单元。触发器具有在下一个输入信号到来之前,能保持前一输入信号作用结果的功能，即电路的存储记忆功能是目前应用较为广泛的门电路之一。随着微处理器的运算速度越来越快，对触发器的需求也越来越高，其速度和功耗以及面积等的性能将直接影响到整个集成电路的整体性能。

门控时钟触发器中引入门控时钟，使内部电路的时钟在一定时间段有选择性的停止，由此可以降低电路的动态功耗，是目前主要使用的时钟触发器。传统的门控时钟触发器主要有两种：栅压自举型门控时钟触发器和传输管型门控时钟触发器，栅压自举型门控时钟触发器的电路图如图1所示，传输管型门控时钟触发器的电路图如图2所示。栅压自举型门控时钟触发器和传输管型门控时钟触发器中采用的MOS管数量较多，电路拓扑结构比较复杂，造成了功耗的浪费性消耗，电路延时和功耗均较大。

发明内容

本发明所要解决的技术问题是提供一种电路延时和功耗均较小的门控时钟触发器。

本发明解决上述技术问题所采用的技术方案为：一种门控时钟触发器，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管；

所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极、所述的第四PMOS管的源极、所述的第六PMOS管的源极和所述的第八PMOS管的源极均接入电源；所述的第一PMOS管的栅极、所述的第五PMOS管的栅极、所述的第四NMOS管的栅极和所述的第八NMOS管的栅极连接且其连接端为所述的门控时钟触发器的时钟信号输入端；

所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第三NMOS管的漏极和所述的第五NMOS管的栅极连接；所述的第三NMOS管的源极和所述的第四NMOS管的漏极连接；所述的第三NMOS管的栅极、所述的第一NMOS管的源极和所述的第二NMOS管的源极连接，所述的第四NMOS管的源极、所述的第五NMOS管的源极、所述的第六NMOS管的源极、所述的第七NMOS管的源极、所述的第八NMOS管的源极、所述的第九NMOS管的源极和所述的第十NMOS管的源极均接地；所述的第二PMOS管的漏极、所述的第三PMOS管的栅极、所述的第五NMOS管的漏极和所述的第六NMOS管的栅极连接，所述的第三PMOS管的漏极、所述的第四PMOS管的栅极、所述的第六NMOS管的漏极和所述的第七NMOS管的栅极连接；所述的第四PMOS管的漏极和所述的第五PMOS管的漏极连接，所述的第五PMOS管的源极、所述的第七NMOS管的漏极、所述的第八NMOS管的漏极、所述的第六PMOS管的栅极和所述的第九NMOS管的栅极连接，所述的第六PMOS管的漏极、所述的第七PMOS管的源极和所述的第八PMOS管的栅极连接，所述的第七PMOS管的漏极、所述的第九NMOS管的漏极和所述的第十NMOS管的栅极连接；

所述的第七PMOS管的栅极和所述的第一NMOS管的漏极连接且其连接端为所述的门控时钟触发器的信号输入端，所述的第二NMOS管的漏极为所述的门控时钟触发器的反相信号输入端，所述的第一NMOS管的栅极为所述的门控时钟触发器的反相信号输出端，所述的第二NMOS管的栅极、所述的第八PMOS管的漏极和所述的第十NMOS管的漏极连接且其连接端为所述的门控时钟触发器的信号输出端。

所述的第一PMOS管的沟道宽度是所述的第一NMOS管的沟道宽度的2～4倍，所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管、所述的第四PMOS管、所述的第五PMOS管、所述的第六PMOS管、所述的第七PMOS管和所述的第八PMOS管的沟道宽度相等，所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管、所述的第四NMOS管、所述的第五NMOS管、所述的第六NMOS管、所述的第七NMOS管、所述的第八NMOS管、所述的第九NMOS管和所述的第十NMOS管的沟道宽度相等；由此可以对上升沿时间和下降沿时间进行平衡，进一步减小电路延时时间。

与现有技术相比，本发明的优点在于通过第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管构成短脉冲产生电路，该短脉冲产生电路让时钟信号的高电平宽度变的尽可能的窄，从而近似变为边沿触发器，由此提高了运行速度，同时相对于传统的门控时钟触发器，其使用的MOS管数量变少，提高了运行速度的同时降低了电路的功耗，更为重要的是，由于本发明电路使用了clock-gating门控技术，使得电路时钟只有在MOS管发生状态翻转时，时钟才进行相应的翻转，这样节省了大量的空翻转，减小了功耗，由此本发明的电路延时和功耗均较小。

附图说明

图1为栅压自举型门控时钟触发器的电路图；

图2为传输管型门控时钟触发器的电路图；

图3为本发明的门控时钟触发器的电路图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例：如图3所示，一种门控时钟触发器，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9和第十NMOS管N10；

第一PMOS管P1的源极、第二PMOS管P2的源极、第三PMOS管P3的源极、第四PMOS管P4的源极、第六PMOS管P6的源极和第八PMOS管P8的源极均接入电源；第一PMOS管P1的栅极、第五PMOS管P5的栅极、第四NMOS管N4的栅极和第八NMOS管N8的栅极连接且其连接端为门控时钟触发器的时钟信号输入端；

第一PMOS管P1的漏极、第二PMOS管P2的栅极、第三NMOS管N3的漏极和第五NMOS管N5的栅极连接；第三NMOS管N3的源极和第四NMOS管N4的漏极连接；第三NMOS管N3的栅极、第一NMOS管N1的源极和第二NMOS管N2的源极连接，第四NMOS管N4的源极、第五NMOS管N5的源极、第六NMOS管N6的源极、第七NMOS管N7的源极、第八NMOS管N8的源极、第九NMOS管N9的源极和第十NMOS管N10的源极均接地；第二PMOS管P2的漏极、第三PMOS管P3的栅极、第五NMOS管N5的漏极和第六NMOS管N6的栅极连接，第三PMOS管P3的漏极、第四PMOS管P4的栅极、第六NMOS管N6的漏极和第七NMOS管N7的栅极连接；第四PMOS管P4的漏极和第五PMOS管P5的漏极连接，第五PMOS管P5的源极、第七NMOS管N7的漏极、第八NMOS管N8的漏极、第六PMOS管P6的栅极和第九NMOS管N9的栅极连接，第六PMOS管P6的漏极、第七PMOS管P7的源极和第八PMOS管P8的栅极连接，第七PMOS管P7的漏极、、第九NMOS管N9的漏极和第十NMOS管N10的栅极连接；

第七PMOS管P7的栅极和第一NMOS管N1的漏极连接且其连接端为门控时钟触发器的信号输入端，第二NMOS管N2的漏极为门控时钟触发器的反相信号输入端，第一NMOS管N1的栅极为门控时钟触发器的反相信号输出端，第二NMOS管N2的栅极、第八PMOS管P8的漏极和第十NMOS管N10的漏极连接且其连接端为门控时钟触发器的信号输出端。

本实施例中，第一PMOS管P1的沟道宽度是第一NMOS管N1的沟道宽度的2～4倍，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7和第八PMOS管P8的沟道宽度相等，第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9和第十NMOS管N10的沟道宽度相等。

本实施例中，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9和第十NMOS管N10在SMIC130nm标准工艺下的沟道长度均为130nm。

实施例二：本实施例与实施例一基本相同，区别仅在于本实施例中，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9和第十NMOS管N10在SMIC90nm标准工艺下的沟道长度均为90nm。

在SMIC130nm和SMIC90nm标准工艺下，分别比较本发明的门控时钟触发器相对于传输管型门控时钟触发器、栅压自举型门控时钟触发器这两种传统的门控时钟触发器的性能特点。使用电路仿真工具HSPICE在电路的输入频率为100Mhz的条件下对三种电路结构进行仿真比较分析，对应的电源电压分别为1.2V，仿真频率为250M、125M和62.5M，其性能参数如下表1和表2所示。

表1在SMIC130nm标准工艺下三种门控时钟触发器的性能参数

表2在SMIC90nm标准工艺下三种门控时钟触发器的性能参数

从表1中可以得出：本发明的门控时钟触发器电路与两种传统的门控时钟电路(栅压自举型门控时钟触发器和传输管型门控时钟触发器)在SMIC130nm标准工艺下相比，延时分别降低了19.4％、23.4％，功耗在250M频率下分别降低了12.4％、2.9％。功耗在125M频率下分别降低了13.4％、2.9％。功耗在62.5M频率下分别降低了22.1％、7.7％。

从表2中可以得出：本发明的门控时钟触发器电路与两种传统的门控时钟电路(栅压自举型门控时钟触发器和传输管型门控时钟触发器)在SMIC90nm标准工艺下相比，延时分别降低了33.2％、36.3％，功耗在250M频率下分别降低了9.06％、2.02％。功耗在125M频率下分别降低了6.9％、2.6％。功耗在62.5M频率下分别降低了19.3％、13.8％。

由上述的比较数据可见，在不影响电路性能的前提下，本发明所提出的门控时钟触发器相比于两种传统的门控时钟电路(栅压自举型门控时钟触发器和传输管型门控时钟触发器)具有延时小、功耗低的优点。

门控时钟触发器专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。