专利摘要
专利摘要
本实用新型涉及数字时钟技术领域，具体涉及一种报时电路及时钟，包括时钟电路、计数电路、信号识别电路、信号控制电路、高低音转换电路和声频电路，所述时钟电路用于产生时钟信号CP，所述计数电路根据所述时钟信号CP进行计时，所述信号识别电路从所述计数电路中获取信号并输出识别信号F2，所述信号控制电路根据所述识别信号F2分别输出低音控制信号F4和高音控制信号F5，所述高低音转换电路通过输入所述低音控制信号F4和高音控制信号F5分别驱动声频电路，本实用新型提供的一种报时电路不受电子计数器中的译码、显示等模块影响，报时准确，而且逻辑简单、易于集成化，对仿真电路设计也有益处。
权利要求
1.一种报时电路，其特征在于，包括：
时钟电路，所述时钟电路用于产生时钟信号CP；
计数电路，所述计数电路根据所述时钟信号CP进行计时；
信号识别电路，所述信号识别电路从所述计数电路中获取信号并输出识别信号F2；
信号控制电路，所述信号控制电路根据所述识别信号F2分别输出低音控制信号F4和高音控制信号F5；
高低音转换电路，所述高低音转换电路通过输入所述低音控制信号F4和高音控制信号F5分别驱动声频电路。
2.根据权利要求1所述的一种报时电路，其特征在于，所述计数电路包括6个计数器，分别为时十位计数器、时个位计数器、分十位计数器、分个位计数器、秒十位计数器和秒个位计数器。
3.根据权利要求2所述的一种报时电路，其特征在于，所述信号识别电路包括第一与门元件N1、第二与门元件N2、第一与非门元件N3和第一RS触发器N4，所述第一与门元件N1分别从所述分十位计数器和所述分个位计数器中获取信号，所述第二与门元件N2分别从所述秒十位计数器和所述秒个位计数器中获取信号，所述第一与门元件N1和所述第二与门元件N2的输出端均连接所述第一与非门元件N3的输入端，所述第一与非门元件N3的输出端和所述分十位计数器的第三脚均连接所述第一RS触发器N4的输入端，所述第一RS触发器N4输出所述识别信号F2。
4.根据权利要求3所述的一种报时电路，其特征在于，所述分十位计数器的第一脚和第三脚均连接所述第一与门元件N1的输入端，所述分个位计数器的第一脚和第四脚均连接所述第一与门元件N1的输入端，所述秒十位计数器的第一脚和第三脚均连接所述第二与门元件N2的输入端，所述秒个位计数器的第一脚和第三脚均连接所述第二与门元件N2的输入端。
5.根据权利要求1所述的一种报时电路，其特征在于，所述信号控制电路包括第三与门元件N6、非门元件N7、第二RS触发器N8和第四与门元件N10，所述第三与门元件N6用于获取所述时钟信号CP和所述识别信号F2，所述第三与门元件N6输出所述低音控制信号F4，所述非门元件N7用于获取所述识别信号F2，所述第二RS触发器N8用于获取所述非门元件N7的输出信号和所述时钟信号CP，所述第二RS触发器N8的输出信号和所述非门元件N7的输出信号均传输给所述第四与门元件N10，所述第四与门元件N10输出所述高音控制信号F5。
6.根据权利要求5所述的一种报时电路，其特征在于，所述信号控制电路还包括延迟模块，所述延迟模块包括电阻R1、电容C1和电源V1，所述电阻R1的第一端连接所述电源V1，所述电阻R1的第二端经所述电容C1接地，同时所述电阻R1的第二端连接所述第四与门元件N10的输入端。
7.根据权利要求1所述的一种报时电路，其特征在于，所述高低音转换电路包括第一振荡器X1、第二振荡器X2、第二与非门元件N11、第三与非门元件N12和第四与非门元件N13，所述第一振荡器X1的输出信号和所述低音控制信号F4均传输给所述第二与非门元件N11，所述第二振荡器X2的输出信号和所述高音控制信号F5均传输给所述第三与非门元件N12，所述第二与非门元件N11的输出信号和所述第三与非门元件N12的输出信号均传输给所述第四与非门元件N13，所述第四与非门元件N13用于输出驱动信号驱动所述声频电路。
8.根据权利要求7所述的一种报时电路，其特征在于，所述声频电路包括电阻R3、第一三极管VT1、第二三极管VT2、电容C3、蜂鸣器D1和电源V2，所述电阻R3的第一端连接所述第四与非门元件N13的输出端，所述电阻R3的第二端分别连接所述第一三极管VT1和所述第二三极管VT2的基极，所述第一三极管VT1的集电极连接所述电源V2，所述第一三极管VT1的发射极连接所述电容C3的第一端，所述电容C3的第二端连接所述蜂鸣器D1的第一端，所述蜂鸣器D1的第二端接地，所述第二三极管VT2的集电极接地，所述第二三极管VT2的发射极连接所述第一三极管VT1的发射极。
9.根据权利要求7所述的一种报时电路，其特征在于，所述声频电路包括蜂鸣器D1，所述蜂鸣器D1的第一端连接所述第四与非门元件N13的输出端，所述蜂鸣器D1的第二端接地。
10.一种时钟，其特征在于，包括如权利要求1-9任意一项所述的报时电路。
说明书
技术领域
本实用新型涉及数字时钟技术领域，具体涉及一种报时电路及时钟。
背景技术
数字时钟是一种用数字电路技术实现时、分和秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，目前已经得到广泛的使用，数字时钟是一种典型的数字电路，一般是由振荡器、分频器、计数器、显示器等几部分组成，其中包括了组合逻辑电路和时序电路。
传统的数字时钟报时电路设计方法是提取出电子计时器中的显示信号，然后进行比较，这种设计方法可靠性差，操作复杂，易受其他电路干扰影响。
实用新型内容
本实用新型为解决现有技术中，数字时钟报时电路提取电子计时器的显示信号进行比较，可靠性差且易受其它电路干扰的技术问题，提供一种报时电路，这种报时电路逻辑简单、报时准确，不受电子计数器中的译码、显示等模块影响。
本实用新型的另一方面，提供一种使用上述报时电路的时钟，不易受内部其他电路的干扰，以保证时钟报时的准确性。
本实用新型采用的技术方案：
一种报时电路，包括：
时钟电路，所述时钟电路用于产生时钟信号CP；
计数电路，所述计数电路根据所述时钟信号CP进行计时；
信号识别电路，所述信号识别电路从所述计数电路中获取信号并输出识别信号F2；
信号控制电路，所述信号控制电路根据所述识别信号F2分别输出低音控制信号F4和高音控制信号F5；
高低音转换电路，所述高低音转换电路通过输入所述低音控制信号F4和高音控制信号F5分别驱动声频电路。
进一步地，所述计数电路包括6个计数器，分别为时十位计数器、时个位计数器、分十位计数器、分个位计数器、秒十位计数器和秒个位计数器。
进一步地，所述信号识别电路包括第一与门元件N1、第二与门元件N2、第一与非门元件N3和第一RS触发器N4，所述第一与门元件N1分别从所述分十位计数器和所述分个位计数器中获取信号，所述第二与门元件N2分别从所述秒十位计数器和所述秒个位计数器中获取信号，所述第一与门元件N1和所述第二与门元件N2的输出端均连接所述第一与非门元件N3的输入端，所述第一与非门元件N3的输出端和所述分十位计数器的第三脚均连接所述第一RS触发器N4的输入端，所述第一RS触发器N4输出所述识别信号F2。
进一步地，所述分十位计数器的第一脚和第三脚均连接所述第一与门元件N1的输入端，所述分个位计数器的第一脚和第四脚均连接所述第一与门元件N1的输入端，所述秒十位计数器的第一脚和第三脚均连接所述第二与门元件N2的输入端，所述秒个位计数器的第一脚和第三脚均连接所述第二与门元件N2的输入端。
进一步地，所述信号控制电路包括第三与门元件N6、非门元件N7、第二RS触发器N8和第四与门元件N10，所述第三与门元件N6用于获取所述时钟信号CP和所述识别信号F2，所述第三与门元件N6输出所述低音控制信号F4，所述非门元件N7用于获取所述识别信号F2，所述第二RS触发器N8用于获取所述非门元件N7的输出信号和所述时钟信号CP，所述第二RS触发器N8的输出信号和所述非门元件N7的输出信号均传输给所述第四与门元件N10，所述第四与门元件N10输出所述高音控制信号F5。
进一步地，所述信号控制电路还包括延迟模块，所述延迟模块包括电阻R1、电容C1和电源V1，所述电阻R1的第一端连接所述电源V1，所述电阻R1的第二端经所述电容C1接地，同时所述电阻R1的第二端连接所述第四与门元件N10的输入端。
进一步地，所述高低音转换电路包括第一振荡器X1、第二振荡器X2、第二与非门元件N11、第三与非门元件N12和第四与非门元件N13，所述第一振荡器X1的输出信号和所述低音控制信号F4均传输给所述第二与非门元件N11，所述第二振荡器X2的输出信号和所述高音控制信号F5均传输给所述第三与非门元件N12，所述第二与非门元件N11的输出信号和所述第三与非门元件N12的输出信号均传输给所述第四与非门元件N13，所述第四与非门元件N13用于输出驱动信号驱动所述声频电路。
优选地，所述声频电路包括电阻R3、第一三极管VT1、第二三极管VT2、电容C3、蜂鸣器D1和电源V2，所述电阻R3的第一端连接所述第四与非门元件N13的输出端，所述电阻R3的第二端分别连接所述第一三极管VT1和所述第二三极管VT2的基极，所述第一三极管VT1的集电极连接所述电源V2，所述第一三极管VT1的发射极连接所述电容C3的第一端，所述电容C3的第二端连接所述蜂鸣器D1的第一端，所述蜂鸣器D1的第二端接地，所述第二三极管VT2的集电极接地，所述第二三极管VT2的发射极连接所述第一三极管VT1的发射极。
可选地，所述声频电路包括蜂鸣器D1，所述蜂鸣器D1的第一端连接所述第四与非门元件N13的输出端，所述蜂鸣器D1的第二端接地。
本实用新型的另一方面，公开了一种时钟，包括如上述任意一项所述的报时电路。
本实用新型的有益效果：
(1)本实用新型的信号识别电路从计数电路中获取信号然后输出识别信号F2，这种设计逻辑简单、容易操作，不受电子计数器中的译码、显示等模块影响，尤其当电子计数器处于睡眠模式(断电低功耗运行)时，不影响识别信号F2的提取，因为在睡眠模式下，只有最小系统(计数器)是工作的，从而提高了报时的实时性和可靠性；
(2)本实用新型的信号控制电路和高低音转换电路均采用组合逻辑电路设计，逻辑结构简单，报时准确，所设计的电路易于集成化，对仿真电路设计也有益处。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本实用新型实施例提供的一种报时电路的原理图；
图2为本实用新型实施例提供的一种报时电路的时钟电路的电路结构图；
图3为本实用新型实施例提供的一种报时电路的分(秒)计数器的电路结构图；
图4为本实用新型实施例提供的一种报时电路的时计数器的电路结构图；
图5为本实用新型实施例提供的一种报时电路的信号识别电路的电路结构图；
图6为本实用新型实施例提供的一种报时电路的信号识别电路的电路时序图；
图7为本实用新型实施例提供的一种报时电路的信号控制电路的原理图；
图8为本实用新型实施例提供的一种报时电路的信号控制电路的电路结构图；
图9为本实用新型实施例提供的一种报时电路的信号控制电路的电路时序图；
图10为本实用新型实施例提供的一种报时电路的高低音转换电路和声频电路的电路结构图。
具体实施方式
下面结合附图对本实用新型的实施方式进行详细说明。
如图1所示，本实用新型实施例提供的一种报时电路包括时钟电路、计数电路、信号识别电路、信号控制电路、高低音转换电路和声频电路，时钟电路用于产生时钟信号CP，计数电路根据时钟信号CP进行计时，信号识别电路从计数电路中获取信号并输出识别信号F2，信号控制电路根据识别信号F2分别输出低音控制信号F4和高音控制信号F5，高低音转换电路通过输入低音控制信号F4和高音控制信号F5分别驱动声频电路。
如图2所示，作为本实用新型的一个实施例，时钟电路包括晶体振荡器和分频器，具体地，晶体振荡器采用的晶振频率为32768Hz，它提供一个频率为32768Hz的高频方波信号，经过分频器CD4060进行14次二分频后得到频率为2Hz的方波信号，再经过分频器74LS74进行二分频后得到频率为1Hz、占空比为50％的时钟信号CP，当然此处也可以采用其他方式来输出频率为1Hz的时钟信号CP。
作为本实用新型的一个实施例，计数电路由6个计数器CD4510构成，计数器CD4510的计数范围为0000-1001，即十进制数的0-9，它具有异步清零、同步置数和可逆计数等功能，具体地，如图3，当RST＝1或CT＝1时，计数器CD4510输出始终为0，当U/D＝1时计数器进行加计数，当U/D＝0时计数器进行减计数；本实施例的6个计数器CD4510分别为时十位计数器、时个位计数器、分十位计数器、分个位计数器、秒十位计数器和秒个位计数器。
进一步地，分十位计数器和秒十位计数器均被配置为六进制计数器，分个位计数器和秒个位计数器均被配置为十进制计数器，具体地，如图3，秒计数器包括秒十位计数器和秒个位计数器，秒个位计数器为十进制计数器，当1Hz时钟信号CP传输给秒个位计数器时，秒个位计数器开始计数，当秒个位计数器计数至1001时，秒个位计数器的CO端输出低电平(其他状态为高电平)，当计数至1001-0000时，秒个位计数器的CO端由低电平变为高电平，由此产生一个上升边沿，作为秒十位的进位信号；秒十位计数器为六进制计数器，当秒个位计数器的进位信号传输给秒十位计数器时，秒十位计数器开始计数，当秒十位计数器计数至0110时，将Q1脚和Q2脚的信号传输给与门元件N5，与门元件N5的输出信号传输到秒十位计数器的RST端口，此时RST＝1，计数器清0，实现六进制计数；同样分计数器包括分十位计数器和分个位计数器，秒十位计数器的进位信号传输给分个位计数器，分个位计数器的进位信号传输给分十位计数器，从而实现分和秒的计时。
进一步地，时计数器包括时十位计数器和时个位计数器，时计数器被配置为24进制，如图4，当时个位计数器计数到0100且时十位计数器计数到0010时，将时个位计数器Q2脚和时十位计数器Q1脚的信号一起传输给与门元件N9，与门元件N9的输出信号分别传输到时十位计数器和时个位计数器的RST端，此时两个计数器的RST端口均为1，时十位计数器和时个位计数器均清0，实现24进制计数，从而实现小时计时，当然计数电路也可采用其他型号的计数器来实现时、分和秒的计时。
作为本实用新型的一个实施例，信号识别电路由第一与门元件N1、第二与门元件N2、第一与非门元件N3和第一RS触发器N4组成，第一与门元件N1分别从分十位计数器和分个位计数器中获取信号，第二与门元件N2分别从秒十位计数器和秒个位计数器中获取信号，具体地，如图5，分十位计数器的Q0脚和Q2脚均连接第一与门元件N1的输入端，分个位计数器的Q0脚和Q3脚均连接第一与门元件N1的输入端，秒十位计数器的Q0脚和Q2脚均连接第二与门元件N2的输入端，秒个位计数器的Q0脚和Q2脚均连接第二与门元件N2的输入端，第一与门元件N1和第二与门元件N2的输出端均连接第一与非门元件N3的输入端，第一与非门元件N3的输出端和分十位计数器的Q2脚均连接第一RS触发器N4的输入端，第一RS触发器N4输出识别信号F2。
如图5和图6所示，当计数电路计时到59分55秒时，分十位计数器输出信号0101，分个位输出信号1001，秒十位输出信号0101，秒个位输出信号0101，此时F1＝0(低电平)，F2＝1(高电平)
；当计数电路计时到59分56秒时，F1＝1，由于 此时第一RS触发器N4输出的识别信号F2保持为1；当计数电路继续计数到
00分00秒时，分十位计数器输出信号0000，此时F1＝1， F2＝0；本实施例的信号识别电路通过获取计数电路的信号，然后进行逻辑运算，输出识别信号F2，作为信号控制电路识别59分55秒、56秒、57秒、58秒、59秒以及00分00秒的特征信息；此处可通过改变连接到第二与门元件N2上的秒个位计数器的引脚位置，来提取更多的时间特征信息，例如将秒个位计数器的Q0脚和Q1脚分别连接第二与门元件N2的输入端，便可提取出59分53秒至00分00秒的特征信息。
图7示出了本实用新型实施例的信号控制电路的电路原理图，作为本实用新型的一个实施例，信号控制电路由第三与门元件N6、非门元件N7、第二RS触发器N8和第四与门元件N10组成，具体地，如图8所示，时钟信号CP和识别信号F2均传输给第三与门元件N6，第三与门元件N6输出低音控制信号F4，识别信号F2传输给非门元件N7，非门元件N7的输出信号和时钟信号CP均传输给第二RS触发器N8，第二RS触发器N8的输出信号和非门元件N7的输出信号均传输给第四与门元件N10，第四与门元件N10输出高音控制信号F5。
本实施例的信号控制电路的工作原理是：
(1)低音控制信号F4
如图8所示，信号控制电路将时钟信号CP和识别信号F2通过第三与门元件N6进行逻辑与运算，得到低音控制信号F4；如图9所示，低音控制信号F4为五个脉宽为0.5秒的连续脉冲，作为连续低音鸣叫五声的控制信号；
(2)高音控制信号F5
如图8所示，信号控制电路将时钟信号CP作为第二RS触发器N8的 端的输入信号，将非门元件N7的输出信号F3作为第二RS触发器N8的 端的输入信号，将第二RS触发器N8的输出信号Q与信号F3通过第四与门元件N10进行逻辑与运算，得到高音控制信号F5；如图9所示，高音控制信号F5为一个脉宽为0.5秒的脉冲，作为高音鸣叫一声的控制信号。
作为本实用新型的一个实施例，信号控制电路还包括延迟模块，延迟模块包括电阻R1、电容C1和电源V1，具体地，如图8，电阻R1的第一端连接电源V1，电阻R1的第二端经电容C1接地，电阻R1的第二端连接第四与门元件N10的输入端；当电路刚接通电源时，由于时序脉冲尚未建立，此时F5为高电平，声频电路会工作鸣叫，本实用新型实施例提供的延迟电路可以消除这种现象，保证在开机几秒钟内F5保持低电平，消除鸣叫声的出现，其原理是，电路中通电前电容C1两端的电压为零，当电路通电时，由于电容C1两端电压不能突变，电容C1通过电源V1充电需要一定时间(充电时间由电阻R1和电容C1的参数决定)，从而使信号F5保持低电平一段时间。
作为本实用新型的一个实施例，高低音转换电路由第一振荡器X1、第二振荡器X2、第二与非门元件N11、第三与非门元件N12和第四与非门元件N13组成，具体地，如图10，第一振荡器X1的输出信号和低音控制信号F4均传输给第二与非门元件N11，第二震荡器X2的输出信号和高音控制信号F5均传输给第三与非门元件N12，第二与非门元件N11的输出信号和第三与非门元件N12的输出信号均传输给第四与非门元件N13，第四与非门元件N13输出驱动信号F8驱动声频电路。
如图10所示，本实施例的第一振荡器X1是由CMOS非门组成的多谐振荡器，第一振荡器X1产生脉冲信号f1，脉冲信号f1和低音控制信号F4一起传输给第二与非门元件N11，第二与非门元件N11输出信号F6，可知
F6＝F4
同样，第二振荡器X2产生脉冲信号f2，脉冲信号f2和高音控制信号F5一起传输给第三与非门元件N12，第三与非门元件输出信号F7，可知
F7＝F5
再将上述脉冲信号F6和F7一起传输给第四与非门元件N13，第四与非门元件N13输出信号F8，可知
F8＝F6
如图9所示，当F4＝1时，F5＝0，此时F8＝f1，f1控制声频电路鸣叫五声，而当F5＝1时，F4＝0，此时F8＝f2，f2控制声频电路鸣叫一声；本实施例设置的第一振荡器X1的输出信号f1＝730Hz，第二振荡器X2的输出信号f2＝1020Hz，因此本实施例的高低音转换电路分别驱动声频电路在59分55秒、56秒、57秒、58秒和59秒各发出0.5秒低音(730Hz)鸣叫，在00分00秒发出0.5秒高音(1020Hz)鸣叫，此处可通过改变第一振荡器X1的电阻R5和电容C5来改变信号f1的频率大小，同样可通过改变第二振荡器X2的电阻R6和电容C6来改变信号f2的频率大小。
作为本实用新型的一个优选的实施例，声频电路由电阻R3、第一三极管VT1、第二三极管VT2、电容C3、蜂鸣器D1和电源V2组成，具体地，如图10，电阻R3的第一端连接第四与非门元件N13的输出端，电阻R3的第二端分别连接第一三极管VT1和第二三极管VT2的基极，第一三极管VT1的集电极连接电源V2，第一三极管VT1的发射极连接电容C3的第一端，电容C3的第二端连接蜂鸣器D1的第一端，蜂鸣器D1的第二端接地，第二三极管VT2的集电极接地，第二三极管VT2的发射极连接第一三极管VT1的发射极；其中，第一三极管VT1和第二三极管VT2构成推挽式放大，驱动扬声器发声，当然也可通过驱动信号F8直接驱动蜂鸣器D1鸣叫。
本实用新型还提出一种时钟，本实用新型实施例的时钟包括上述任一实施例的一种报时电路，具体地实施方式可参照上述实施例，在此不再赘述。
本实施例提供的一种报时电路，不受电子计数器中的译码、显示等模块影响，报时准确，而且所设计的电路逻辑简单，易于集成化，对仿真电路设计也有益处。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的电路、片段或部分，并且本实用新型的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本实用新型的实施例所属技术领域的技术人员所理解。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上的实施例仅是对本实用新型的优选实施方式进行描述，并非对本实用新型的范围进行限定，在不脱离本实用新型设计精神的前提下，本领域普通工程技术人员对本实用新型的技术方案做出的各种变形和改进，均应落入本实用新型的权利要求书确定的保护范围内。
一种报时电路及时钟专利购买费用说明
Q：办理专利转让的流程及所需资料
A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。
1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。
2：按规定缴纳著录项目变更手续费。
3：同时提交相关证明文件原件。
4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。
Q:专利著录项目变更费用如何缴交
A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式
Q：专利转让变更，多久能出结果
A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。
动态评分
0.0