专利摘要

专利摘要

本实用新型公开了一种基于阻类存储器的D触发器电路及寄存器，所述D触发器电路包括第一锁存器电路、第二锁存器电路和第一反相器；所述第一锁存器电路和第二锁存器电路拼接构成该D触发器电路。本实用新型使得电路结构更加简单，版图面积具有更大优势。

权利要求

1.一种基于阻类存储器的D触发器电路，其特征在于：包括第一锁存器电路、第二锁存器电路和第一反相器；

所述第一锁存器电路包括第一MOSFET管，第一忆阻器、第一电阻和第二反相器；所述第一MOSFET管的源极电性连接输入信号，所述第一MOSFET管的栅极电性连接时钟脉冲信号的反相信号，所述第一MOSFET管的漏极分别电性连接到第一忆阻器的正极、第一电阻的一端和第二反相器的输入端，所述第一忆阻器的负极电性连接到用于对其进行辅助置位的第一与非逻辑电路的输出端，所述第一与非逻辑电路的一个输入端电性连接输入信号，所述第一与非逻辑电路的另一个输入端电性连接时钟脉冲信号的反相信号，所述第一电阻的另一端接地；

所述第二锁存器电路包括第二MOSFET管，第二忆阻器、第二电阻和第三反相器；所述第二MOSFET管的源极电性连接第二反相器的输出端并作为Node节点，所述第二MOSFET管的栅极电性连接时钟脉冲信号，所述第二MOSFET管的漏极分别电性连接到第二忆阻器的正极、第二电阻的一端和第三反相器的输入端，所述第三反相器的输出端电性连接到第一反相器的输入端和输出信号，所述第一反相器的输出端电性连接输出信号的反相信号，所述第二忆阻器的负极电性连接到用于对其进行辅助置位的第二与非逻辑电路的输出端，所述第二与非逻辑电路的一个输入端电性连接Node节点，所述第二与非逻辑电路的另一个输入端电性连接时钟脉冲信号，所述第二电阻的另一端接地。

2.根据权利要求1所述的基于阻类存储器的D触发器电路，其特征在于：所述第一MOSFET管选用增强型N沟道MOSFET管或耗尽型P沟道MOSFET管；

所述第二MOSFET管选用增强型N沟道MOSFET管或耗尽型P沟道MOSFET管。

3.根据权利要求1所述的基于阻类存储器的D触发器电路，其特征在于：所述第一与非逻辑电路包括第三忆阻器、第四忆阻器和第四反相器；所述第三忆阻器的负极电性连接输入信号或时钟脉冲信号的反相信号中的一个，所述第四忆阻器的负极电性连接输入信号或时钟脉冲信号的反相信号中的另一个，所述第三忆阻器、第四忆阻器的正极均电性连接到第四反相器的输入端，所述第四反相器的输出端作为第一与非逻辑电路的输出端；

所述第二与非逻辑电路包括第五忆阻器、第六忆阻器和第五反相器；所述第五忆阻器的负极电性连接Node节点或时钟脉冲信号中的一个，所述第六忆阻器的负极电性连接Node节点或时钟脉冲信号中的另一个，所述第五忆阻器、第六忆阻器的正极均电性连接到第五反相器的输入端，所述第五反相器的输出端作为第二与非逻辑电路的输出端。

4.根据权利要求3所述的基于阻类存储器的D触发器电路，其特征在于：所述第三忆阻器的负极电性连接输入信号，所述第四忆阻器的负极电性连接时钟脉冲信号的反相信号；

所述第五忆阻器的负极电性连接Node节点，所述第六忆阻器的负极电性连接时钟脉冲信号。

5.一种寄存器，其特征在于：由权利要求1～4中任一项所述的D触发器电路构成。

一种基于阻类存储器的D触发器电路及寄存器专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。