专利摘要
专利摘要
本发明涉及一种内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法，属于半导体技术领域，解决了现有技术中保留凹槽内的侧墙材料以及硅和顶部硬掩膜等材料高选择比无法兼得的问题。用于刻蚀纳米线器件内侧墙的气体，包括CH2F2、CH4、O2和Ar，各组分的比例为1:1:1:2～1:1:1:5，刻蚀过程中上射频功率为100～1000W，下射频功率为10～80W；下电极功率为0～60W，基座温度为‑20～90℃。纳米线器件的制备方法，包括如下步骤：在衬底上外延叠层和硬掩模；横向刻蚀SiGe层，形成预定长度的填充空隙；沉积内侧墙材料；刻蚀去除填充空隙之外的内侧墙材料，形成内侧墙。本发明既能保留凹槽内的侧墙材料，又能实现硅和顶部硬掩膜等材料的高选择比。
权利要求
1.一种纳米线器件内侧墙的刻蚀方法，其特征在于，刻蚀气体包括CH
2.根据权利要求1所述的纳米线器件内侧墙的刻蚀方法，其特征在于，刻蚀过程中所使用的是ICP刻蚀机，上射频功率为100～1000W，下射频功率为10～80W。
3.根据权利要求1或2所述的纳米线器件内侧墙的刻蚀方法，其特征在于，下电极功率为0～60W，基座温度为-20～90℃。
4.一种纳米线器件的制备方法，其特征在于，包括如下步骤：
步骤S1：在衬底上外延Si和SiGe叠层及硬掩模；
步骤S2：横向刻蚀SiGe层，采用CF
步骤S3：在所述填充空隙中以及其他结构层的裸露表面上沉积内侧墙材料；
步骤S4：采用权利要求1-3任一项所述的刻蚀方法去除填充空隙之外的内侧墙材料，形成所述内侧墙。
5.根据权利要求4所述的纳米线器件的制备方法，其特征在于，步骤S2中，按体积百分比计，CF
6.根据权利要求4或5所述的纳米线器件的制备方法，其特征在于，步骤S2中，刻蚀气体的流速为CF
7.根据权利要求4所述的纳米线器件的制备方法，其特征在于，所述步骤S1具体包括如下步骤：
步骤S11：在衬底上形成叠层部和假栅，所述叠层部位于所述衬底的表面上且包括交替设置的Si层和SiGe层，所述假栅位于所述叠层部的远离所述衬底的表面上；
步骤S12：在所述假栅的外表面沉积硬掩模。
8.根据权利要求7所述的纳米线器件的制备方法，其特征在于，所述硬掩模为SiO
说明书
技术领域
本发明涉及半导体技术领域，尤其涉及一种内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法。
背景技术
CMOS进入3～5nm技术代后，为了增强器件栅控和克服短沟道效应，堆叠环栅器件(GAA)将是主流发展方向，其中内侧墙是一个很重要的技术(如下流程图)，它可以控制有效栅长和减少栅极与源漏间漏电和降低寄生电容的作用。但是内侧墙的形成需要精确的各向异性，对除内侧墙以外的材料具有高选择比，且能严格控制刻蚀精度，既要保证纳米线端头无侧墙材料残留，又要保持内凹处有足够的侧墙材料保留，所以控制难度极大。
采用通常的RIE等离子各向异性刻蚀，虽然可以保留凹槽内的侧墙材料，但很难获得对其他材料如硅和顶部硬掩膜材料的高选择比，如图1和图2所示。由图1可见，顶部SiO2/SiN硬掩模无法保留，侧壁损伤。
由图2可见，底部有损伤。
采用通常的RIE等离子偏各向同性刻蚀，虽然可以做到对其他材料的高选择比，但是很难控制保留凹口内的侧墙材料，如图3和图4所示。由图3和图4可见，顶部SiN被掏空，凹槽内的侧墙材料被掏空。由图4可见，虽然整体刻蚀干净，但是侧壁凹槽内材料未被成功保留。
发明内容
鉴于上述的分析，本发明旨在提供一种内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法，用以解决现有刻蚀方法保留凹槽内的侧墙材料以及硅和顶部硬掩膜等材料的高选择比无法兼得的问题。
本发明的目的主要是通过以下技术方案实现的：
一方面，本发明提供了一种用于刻蚀纳米线器件内侧墙的气体，该刻蚀气体的组成包括CH2F2、CH4、O2和Ar。
在上述方案的基础上，本发明还做了如下改进：
进一步地，按体积百分比计，所述刻蚀气体中各组分CH2F2/CH4/O2/Ar的比例为1:1:1:2～1:1:1:5。
另一方面，本发明还提供了一种纳米线器件内侧墙的刻蚀方法，采用上述刻蚀气体，刻蚀过程中各组分的流速为CH2F2：10～30sccm，CH4：10～30sccm，O2：10～30sccm，Ar 40～100sccm。
进一步地，刻蚀过程中所使用的是ICP刻蚀机，上射频功率为100～1000W，下射频功率为10～80W。
进一步地，下电极功率为0～60W，基座温度为-20～90℃。
另外，本发明还提供了一种纳米线器件的制备方法，包括如下步骤：
步骤S1：在衬底上外延Si和SiGe叠层及硬掩模；
步骤S2：横向刻蚀SiGe层，采用CF4/C4F8等离子选择性刻蚀，形成预定长度的填充空隙；
步骤S3：在所述填充空隙中以及其他结构层的裸露表面上沉积内侧墙材料；
步骤S4：采用权利要求3-5所述的刻蚀方法去除填充空隙之外的内侧墙材料，形成所述内侧墙。
进一步地，步骤S2中，按体积百分比计，CF4/C4F8的比例为2:1～10:1。
进一步地，步骤S2中，刻蚀气体的流速为CF4：100～200sccm，C4F8：10～100sccm。
进一步地，步骤S1具体包括如下步骤：
步骤S11：在衬底上形成叠层部和假栅，所述叠层部位于所述衬底的表面上且包括交替设置的Si层和SiGe层，所述假栅位于所述叠层部的远离所述衬底的表面上；
步骤S12：在所述假栅的外表面沉积硬掩模。
进一步地，硬掩模为SiO2层和/或SiN层。
本发明至少可实现如下有益效果之一：
(1)通过选择特定的刻蚀气体的组成(CH2F2/CH4/O2/Ar)，既能保留凹槽内的侧墙材料，又能实现对硅和顶部硬掩膜等材料的高选择比。
(2)通过控制刻蚀气体中各组分CH2F2/CH4/O2/Ar的比例为1:1:1:2～1:1:1:5，有利于控制刻蚀形貌。
(3)通过将上射频功率控制在100～1000W，下射频功率控制在10～80W，既能保证一定的刻蚀速率(不低于1nm/min)，又能实现对其他材料如SiO2刻蚀的高选择比，选择比不低于5:1。
(4)通过将基座温度控制在-20～90℃，既能保证一定的刻蚀速率(不低于1nm/min)，又能实现各向异性刻蚀，从而保留内侧墙结构。
(5)通过将刻蚀气体中各组分的流速控制为CH2F2：10～30sccm，CH4：10～30sccm，O2：10～30sccm，Ar 40～100sccm，既能保证一定的刻蚀速率(不低于1nm/min)，又能保证对其他材料如SiO2刻蚀的高选择比，选择比不低于5:1，还不会出现侧壁粗糙。
(6)通过控制刻蚀气体中CF4:C4F8的比例，使得既能刻蚀侧壁GeOy材料，又能控制刻蚀停留在GeOy材料，不会刻蚀下面的SiGe材料，从而可以精确控制空腔刻蚀深度，进而控制内侧墙的厚度。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为RIE等离子各向异性刻蚀导致顶部SiO2/SiN硬掩模无法保留，侧壁损伤图；
图2为RIE等离子各向异性刻蚀导致底部损伤图；
图3为RIE等离子偏各向同性刻蚀导致顶部SiN被掏空，凹槽内的侧墙材料被掏空图；
图4为图3的低倍电子显微镜图；
图5为纳米线器件的制备方法的宏观示意图，(a)为在衬底上外延Si和SiGe叠层、假栅及SiO2和/或SiN硬掩模后的图，(b)为选择性横向刻蚀SiGe后的图，(c)为在填充空隙中以及其他结构层的裸露表面上沉积内侧墙材料后的图，(d)为采用本发明的等离子特殊刻蚀气体刻蚀后的图；
图6为纳米线器件的制备方法的微观示意图，(a)为在衬底上外延Si和SiGe叠层、假栅及SiO2和/或SiN硬掩模后的图，(b)为选择性横向刻蚀SiGe后的图，(c)为在填充空隙中以及其他结构层的裸露表面上沉积内侧墙材料后的图，(d)为采用本发明的等离子特殊刻蚀气体刻蚀后的图，(e)为图6(d)的放大图；
图7为CH4流速高于30sccm时，出现(-CH2-)n沉积；
图8为CH4流速低于10sccm时，出现无选择比的情况；
图9为O2流速高于30sccm时不能保持各向异性，出现内掏的示意图；
图10为O2流速低于10sccm时，导致出现侧壁粗糙的示意图。
图11为衬底、叠层的结构示意图；
图12为鳍的形成过程示意图；
图13为在鳍的裸露表面上设置假栅的示意图；
图14为刻蚀去除鳍中位于侧墙两侧部分后的示意图。
附图标记：
10-衬底；20-应变缓冲层；30-叠层部；41-假栅；42-侧墙；31-Si层；32-SiGe层；310-硅氧化物；320-锗氧化物。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本发明一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
实施例一
本发明的一个具体实施例，公开了一种用于刻蚀纳米线器件内侧墙的气体，该刻蚀气体的组成为：CH2F2、CH4、O2和Ar。
与现有技术相比，本实施例通过优化刻蚀气体的组成，既能保留凹槽内的侧墙材料，又能实现对硅和顶部硬掩膜等材料的高选择比，选择比不低于5:1。
具体来说，上述刻蚀气体中各组分CH2F2/CH4/O2/Ar的比例为1:1:1:2～1:1:1:5，通过控制该比例，能够精确控制刻蚀形貌。
实施例二
本发明的另一个具体实施例，公开了一种纳米线器件内侧墙的刻蚀方法。该刻蚀方法中使用实施例一的刻蚀气体，刻蚀过程中各组分的流速为CH2F2：10～30sccm，CH4：10～30sccm，O2：10～30sccm，Ar40～100sccm。
与现有技术相比，本实施例提供的刻蚀方法通过将刻蚀气体中各组分的流速控制为CH2F2：10～30sccm，CH4：10～30sccm，O2：10～30sccm，Ar 40～100sccm，既能保证一定的刻蚀速率(不低于1nm/min)，又能保证对其他材料如SiO2刻蚀的高选择比，选择比不低于5:1，还不会出现侧壁粗糙。
具体来说，当CH2F2流速低于10sccm时，刻蚀出现停止；流速高于30sccm时，对其他材料的刻蚀选择比较低，如对SiO2的刻蚀选择比低于5:1。
为了防止出现(-CH2-)n沉积，本实施例提供的刻蚀方法中将CH4的流速控制在10～30sccm。这是因为，当CH4高于30sccm时，出现(-CH2-)n沉积，如图7所示；当CH4低于10sccm时，出现无选择比的情况，如图8所示。
考虑到如果O2的流速控制不当，一方面会出现偏各向同性刻蚀，另一方面会导致侧壁粗糙，因此，经过创新研究，优化O2的流速，最终将O2的流速控制为10～30sccm。实验中发现，如果O2的流速不在上述范围内，会有内掏问题。
具体来说，当O2高于30sccm时，不能保持各向异性，会有内掏问题，如图9所示；当O2低于10sccm时，则导致侧壁粗糙，如图10所示。
从提高劳动生产率的角度来讲，刻蚀速率不能太低，如不能低于1nm/min。这样需要严格控制Ar的流速，因为Ar的流速太低或太高都会使刻蚀速率低于1nm/min。实验发现，当Ar的流速低于40sccm时，刻蚀速率太低(<1nm/min)；同样地，当Ar的流速高于100sccm时，也会出现刻蚀速率低于1nm/min的情况。因此，本实施例的刻蚀方法中将Ar的流速控制为40～100sccm。
需要说明的是，本实施例的刻蚀方法中所使用的刻蚀机是ICP刻蚀机。为了保证对其他材料刻蚀的高选择比，尤其是对SiO2的刻蚀高选择比。本实施例控制ICP刻蚀机的上射频功率为100～1000W，下射频功率为10～80W。
具体来说，当上射频功率低于100W时，刻蚀速率太低(<1nm/min)；而当上射频功率高于1000W时，对其他材料如SiO2刻蚀选择比较低，低于5:1。
同样地，当下射频功率低10W时，刻蚀速率太低(<1nm/min)；而当下射频功率高于100W时，对其他材料如SiO2刻蚀选择比较低，低于5:1。
本实施例的刻蚀方法通过将上射频功率控制在100～1000W，同时将下射频功率控制在10～80W，既能保证一定的刻蚀速率(不低于1nm/min)，又能实现对其他材料刻蚀的高选择比，如对SiO2的选择比不低于5:1。
实验中发现，基座温度对刻蚀效果也有非常重要的影响，因此，本实施例的刻蚀方法中对基座温度也进行了控制。
具体来说，当基座温度低于-20℃时，刻蚀速率太低，如低于1nm/min；而当基座温度高于90℃时，将导致完全各向同性刻蚀，从而无法保留内侧墙结构。
本实施例通过将基座温度控制在-20～90℃，既能保证一定的刻蚀速率(不低于1nm/min)，又能实现各向异性刻蚀，进而保留内侧墙结构。
实施例三
本发明的又一个具体实施例，如图5和图6所示，公开了一种纳米线器件的制备方法，包括如下步骤：
步骤S1：在衬底上外延Si和SiGe叠层及SiO2和/或SiN硬掩模；
步骤S2：采用氧化工艺，使得SiGe层的两端生成锗氧化物，Si层的两端生成硅氧化物，采用CF4/C4F8等离子选择性刻蚀，去除SiGe层中被氧化生成的锗氧化物，使得剩余的SiGe层和相邻的且两端具有硅氧化物的Si层之间形成预定长度的填充空隙；
步骤S3：在填充空隙中以及其他结构层的裸露表面上沉积内侧墙材料；
步骤S4：采用实施例二的刻蚀方法去除填充空隙之外的内侧墙材料，形成所述内侧墙。
具体来说，步骤S1包括如下步骤：
步骤S11：在衬底上形成叠层部和假栅，所述叠层部位于所述衬底的表面上且包括交替设置的Si层和SiGe层，所述假栅位于所述叠层部的远离所述衬底的表面上；
步骤S12：在所述假栅的外表面沉积SiO2和/或SiN硬掩模。
值得注意的是，步骤S11的叠层部中，可以是依次叠置的SiGe层、Si层以及SiGe层等，也可以为依次叠置的Si层、SiGe层以及Si层等。具体要根据实际情况选择先沉积SiGe层或者先沉积Si层层。另外，叠层部中的结构层的个数至少为三个，具体的结构层的数量还需要根据实际情况来设置，具体根据堆叠纳米线的数量来确定。
进一步地，叠层部中的结构层的数量为6，堆叠纳米线为3根。
另外，需要说明的是，上述的步骤S2中的氧化工艺，可以为一个氧化步骤，也可以为多个氧化步骤。
本发明的一种具体的实施例中，上述步骤S1包括：在上述衬底10上形成鳍，如图12所示，上述鳍包括交替设置的SiGe层32和Si层31；在上述鳍的部分裸露表面上设置假栅41，如图13所示，在上述假栅的两侧设置侧墙42，如图13所示；刻蚀去除上述鳍中位于上述侧墙42两侧的部分，得到上述叠层部30，如图14所示。
图12的鳍的形成过程可以为在衬底10上依次叠置设置Si材料和SiGe材料，形成面积较大的SiGe层32和Si层31，如图11所示，然后通过刻蚀，形成图12所示的鳍。具体地，Si材料和SiGe材料可以采用现有技术中任何可行的方法设置，本发明的一种具体的实施例中，采用减压外延工艺或分子束外延工艺来设置。刻蚀形成鳍的过程可以通过侧墙转移技术(Sidewall transfer lithography，简称STL)，或者其他的光刻技术形成硬掩膜图形，该硬掩膜可以是氮化硅层，也可以二氧化硅层，还可以是二氧化硅层和氮化硅层的叠层，后续采用干法刻蚀工艺刻蚀形成鳍。
上述步骤S2包括：步骤S21，在700～900℃下，且在氧气的氛围中，采用快速热处理法(RTP)执行上述氧化工艺3～7min；步骤S22，重复执行上述步骤S21至少次，使得上述叠层部30中的上述SiGe层32的两端生成锗氧化物320，使得上述Si层31的两端生成硅氧化物310，该工艺步骤中，采用低温氧化工艺且多次重复生长，进一步保证了SiGe层32的两端生成锗氧化物GeOy，使得上述Si层31的两端生成硅氧化物310，即SiOx，且保证了SiGe层32和Si层31不会互扩。
为了给后续的叠层部30的SiGe层32和Si层31提供应力，本发明的一种实施例中，在步骤S1之前，上述制备方法还包括:在上述衬底10的表面上设置应变缓冲层20，上述叠层部30位于上述应变缓冲层20的远离上述衬底10的表面上。在后续形成鳍的过程中，部分的应力缓冲层被刻蚀去除，如图12所示。
本发明的应力缓冲层的材料可以根据实际情况来选择，具体要选择与叠层部中最底层(即叠层部中与衬底距离最小的结构层)的材料存在明显Ge浓度差异的材料，差距在20％～90％之间。
进一步地，上述应变缓冲层的材料为SiGe，且上述应变缓冲层中，Ge的重量占10％～50％。这样可以为叠层部提供必需的应力，来提高器件性能。
需要说明的是，本发明的衬底可以为任意可行的材料形成，比如硅衬底或者SOI衬底，本领域技术人员可以根据实际情况选择具体的材料形成本发明的衬底。
需要说明的是，步骤S2中，按体积百分比计，CF4/C4F8的比例为2:1～10:1。这是因为：当CF4:C4F8比例低于2:1时，将导致无法刻蚀侧壁GeOy材料，因为C/F比例太高导致沉积作用大于刻蚀作用；当CF4:C4F8比例高于10:1时，无法控制刻蚀停留在GeOy材料，也会刻蚀下面的SiGe材料，从而无法精确控制空腔刻蚀深度，进而导致后续内侧墙的厚度无法控制，最终将影响纳米线的长度。
具体来说，步骤S2中，刻蚀过程中刻蚀气体的流速为CF4：100～200sccm，C4F8：10～100sccm。
与现有技术相比，本发明的制备方法中，采用氧化工艺，使得SiGe层的两端生成锗氧化物，Si层的两端生成硅氧化物，且去除SiGe层中被氧化生成的上述锗氧化物，使得剩余的SiGe层和相邻的且两端具有硅氧化物的Si层之间形成预定长度的填充空隙，最后在填充空隙中填充内侧墙材料，形成内侧墙。该方法中，通过优化氧化的工艺条件，在SiGe层和Si层两个材料层上自对准的得到两种不同的氧化物，其中，锗氧化物GeOy的稳定性较差，可以在水或其它酸性溶液中高选择比去除，且可以通过一次或者多次氧化的方案精确控制Ge层中用于填充内侧墙的填充间隙的长度，使其精确地达到预定长度，进而后续可以形成精确长度的内侧墙。与现有技术中的湿法腐蚀形成凹口的方案比，本发明的工艺的可控性更强。而且，生成的硅氧化物还可以避免横向去除部刻蚀以及内侧强刻蚀时造成的损伤，便于提高器件的性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法专利购买费用说明
Q：办理专利转让的流程及所需资料
A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。
1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。
2：按规定缴纳著录项目变更手续费。
3：同时提交相关证明文件原件。
4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。
Q:专利著录项目变更费用如何缴交
A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式
Q：专利转让变更，多久能出结果
A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。
动态评分
0.0