专利摘要
一种处理器包含第一晶体管和第二晶体管的晶体管对。所述晶体管对的第一晶体管被耦合到Spaser并且被配置为输出驱动电流给所述Spaser以泵浦所述Spaser。响应于所述驱动电流，所述Spaser输出被馈送到等离子体激元互连导线的表面等离子体激元极化激元（SPP）。所述等离子体激元互连导线传播所述SPP。进一步，由光电晶体管探测在所述等离子体激元互连导线上传播的所述SPP。响应于探测所述SPP，所述光电晶体管生成输出电流，所述输出电流被馈送到第二晶体管的栅极端子以对第二晶体管充电。
权利要求
1.一种系统，包括：
器件，被配置为经表面等离子体激元的受激辐射放大（SPASER）活动生成和放大纳米局部化光场；
晶体管对的第一晶体管，被耦合到所述器件并且被配置为将驱动电流供应给所述器件以开始与SPASER活动相关联的泵浦活动；
光电晶体管，经互连导线被耦合到所述器件；以及
所述晶体管对的第二晶体管，被耦合到所述光电晶体管并且被配置为接收来自所述光电晶体管的输出电流，
其中响应于驱动电流，所述器件被配置为生成表面等离子体激元（SP），所述表面等离子体激元（SP）在近场中被耦合到互连导线的传播表面等离子体激元极化激元（SPP），并且
其中响应于SPP的探测，所述光电晶体管被配置为生成输出电流用于对第二晶体管的栅极充电。
2.权利要求1的所述系统，其中所述器件被连接到第一晶体管的漏极或源极中的一个。
3.权利要求2的所述系统，其中所述器件形成第一晶体管的漏极或源极中的一个的组成元件。
4.权利要求1的所述系统，其中所述互连导线包括能够传播SPP的等离子体激元铜导线。
5.权利要求1的所述系统，其中由第一晶体管供应的驱动电流为SPASER活动提供直接的电气泵浦。
6.权利要求5的所述系统，其中所述器件被配置为允许由第一晶体管的直接的泵浦以开始SPASER活动。
7.权利要求1的所述系统，其中所述器件被配置以便所述器件的形状因子大体上与第一晶体管的形状因子类似。
8.权利要求1的所述系统，其中所述器件被配置用于以与所述晶体管对的第一晶体管和第二晶体管中的至少一个的工作频率大体上类似的速度的SPASER活动的直接调制。
9.权利要求1的所述系统，其中所述光电晶体管将输出电流施加给所述晶体管对的第二晶体管的栅极。
10.一种经表面等离子体激元的受激辐射放大（SPASER）活动生成和放大纳米局部化光场的纳米结构的方法，包括：
通过所述纳米结构接收电能以开始与SPASER活动相关联的泵浦活动；并且
响应于开始所述泵浦活动，通过所述纳米结构将表面等离子体激元极化激元（SPP）输出给等离子体激元互连导线，所述等离子体激元互连导线将SPP传播给被配置为探测所述SPP并且对与晶体管对相关联的晶体管的栅极充电的光敏晶体管。
11.权利要求10的所述方法，其中输出所述SPP的步骤进一步包括通过所述纳米结构生成表面等离子体激元（SP），所述表面等离子体激元（SP）在近场中被耦合到等离子体激元互连导线的传播（SPP）。
12.权利要求10的所述方法，其中从外部电能源接收电能。
13.权利要求10的所述方法，其中电能是所述晶体管对的另一个晶体管的驱动电流。
14.权利要求10的所述方法，其中等离子体激元互连导线是能够传播所述SPP的铜导线。
15.权利要求10的所述方法，其中所述纳米结构被耦合到将漏极电流传送给所述纳米结构的另一个晶体管的输出端子。
16.权利要求10的所述方法，其中所述光敏晶体管经等离子体激元互连导线被耦合到纳米结构。
17.权利要求10的所述方法，其中响应于由所述光敏晶体管的所述SPP的探测，所述光敏晶体管被配置为生成对晶体管的栅极充电的输出电流。
18.权利要求10的所述方法，其中所述纳米结构的形状因子与所述晶体管对中的至少一个晶体管的形状因子近似匹配。
19.一种方法，包括：
由晶体管对的第一晶体管将驱动电流输出施加给用于表面等离子体激元的受激辐射放大的器件（Spaser器件）以直接调制SPASER器件，所述SPASER器件响应于驱动电流用来输出表面等离子体激元（SP），所述表面等离子体激元（SP）在近场中耦合到互连导线的传播表面等离子体激元极化激元（SPP）；以及
由所述晶体管对的第二晶体管接收来自光电晶体管的充电电流，所述光电晶体管被配置为探测来自所述SPASER器件的SPP，所述光电晶体管用来响应于所述SPP生成充电电流。
20.权利要求19的所述方法，其中由第一晶体管施加驱动电流包括通过第一晶体管的漏极或源极中的一个输出驱动器电流。
21.权利要求19的所述方法，其中响应于所述SPP，所述光电晶体管被配置为生成充电电流用于施加给第二晶体管的栅极。
22.权利要求19的所述方法，其中所述互连导线包括能够传播所述SPP的等离子体激元铜导线，并且其中所述SPASER器件经互连导线被耦合到所述光电晶体管。
23.权利要求19的所述方法，其中由第一晶体管的驱动电流输出提供所述SPASER器件的直接电气泵浦。
24.权利要求23的所述方法，其中所述SPASER器件的直接电气泵浦能操作用于直接调制所述SPASER器件。
25.一种处理器，包括：
晶体管对，包括第一晶体管和第二晶体管，第一晶体管被配置为输出驱动电流并且第二晶体管被配置为接收充电电流；
器件，被配置为响应于由第一晶体管的驱动电流输出经表面等离子体激元的受激辐射放大（SPASER）活动生成表面等离子体激元（SP）；以及
光电晶体管，经互连导线被连接到所述器件并且被配置为响应于由所述器件输出给互连导线的SP生成充电电流用于对第二晶体管的栅极充电。
26.权利要求25的所述处理器，其中所述SP在近场中耦合到互连导线的传播表面等离子体激元极化激元（SPP）。
27.权利要求26的所述处理器，其中所述器件被耦合到第一晶体管的输出端子，第二晶体管被耦合到所述光电晶体管的输出端子，并且所述器件经能够传播SPP的互连导线被耦合到所述光电晶体管。
28.权利要求1的所述系统，其中互连导线包括铝导线。
29.权利要求1的所述系统，其中互连导线包括掺杂的半导体导线。
说明书
相关申请的交叉引用
本申请要求标题为“Spaserstospeedupc-MOSprocessorshundredfold”并且以MarkStockman的名义在2013年4月12日提交的美国临时申请号61/811,399和标题为“TransistorPairwithSpaser-DrivenInterconnect”并且以MarkStockman的名义在2013年4月26日提交的美国临时申请号61/816,387的优先权，每个申请的全部内容通过引用被结合在本文中。
本申请与标题为“MethodforSurfacePlasmonAmplificationbyStimulatedEmissionofRadiation(SPASER)”并且以MarkL.Stockman和DavidJ.Bergman的名义在2009年4月30日提交的美国专利号8,017,406相关，所述美国专利号8,017,406是标题为“SurfacePlasmonAmplificationbyStimulatedEmissionofRadiation(SPASER)”并且以MarkL.Stockman和DavidJ.Bergman的名义在2004年1月5日提交的美国专利号7,569,188的分案，所述美国专利号7,569,188要求在2003年1月3日提交的美国临时专利申请号60/437,760的权益和优先权，每个专利通过引用被整体地结合在本文中。
政府许可权声明
依据由美国能源部授予的授权号DE-FG02-01ER15213和DE-FG02-11ER46789的条款所规定的，美国政府可以具有本发明中的某些权利。
技术领域
本公开一般涉及半导体和等离子体器件的领域，并且更具体地涉及用于提高CMOS处理器的操作速度和能量效率的表面等离子体激元的受激辐射放大（surfaceplasmonamplificationbystimulatedemissionofradiation）。
背景技术
在传统的处理器中，虽然形成处理器的主要部分的晶体管（例如金属-氧化物半导体场效应晶体管（MOSFET））以高达它们的截止频率（fcutoff）的极限的速度工作，但是处理器本身比晶体管工作得明显更慢（例如典型地慢两个量级）。例如，处理器中的晶体管（MOSFET）的操作速度是近似100-300GHz，而处理器的操作速度（时钟速率）是大约或低于3GHz。尽管每两年产生新一代的晶体管和处理器（到目前为止遵循摩尔定律），但是处理器的速度比形成处理器的下面的晶体管的操作速度继续保持明显更慢。
传统的处理器100的更慢的操作速度能够归因于如图1B中图解的占据处理器体积的大部分的金属互连导线108。进一步，如在图1A中图解的那样，传统的处理器建立在其中一个晶体管的驱动（输出）电流静电地对互连导线和互补晶体管的栅极充电的COMS技术上。特别地，图1A图解包括第一晶体管102的处理器100的示例晶体管对的配置，所述第一晶体管102对互连铜导线106静电充电，所述互连铜导线106又对第二晶体管104的栅极充电。处理器中的互连导线的这个静电充电至少由于互连导线的电阻（R）和电容（C）的效应而限制处理器速度。特别地，互连导线的电阻和电容将最大可获得的处理器速度限定为f=1/RC。因此，通过使用如在等式1中示出的电阻和电容的标准表达式、如在等式2中示出的最大可获得的处理器速度的标准表达式并且将实际值代入等式1和等式2的参数，能够观察到最大可获得的处理器速度比固有晶体管速度fcutoff慢得多。
和
。
例如，在以上提到的等式1中，作为互连导线长度的L能够被实际设置为1mm，作为互连导线的它的半径的‘a’能够被实际设置为10nm，ε~8是处理器中的周围材料的介电常数（硅（11.9）和二氧化硅（3.9）的平均介电常数）以及σ~6x107Mho/m是铜的电导率。在以上提供的每个参数的值的基础上，能够推导出最大可获得的处理器速度为2.4GHz，这接近于真实处理器的最大可获得的处理器速度[Pasricha,S.与Dutt,N.On-chipCommunicationArchitectures:SystemonChipInterconnect(MorganKaufmann,2008)]并且比近似为100-300GHz的固有晶体管速度小两个量级。
进一步，现在，因为fcutoff>>fRC，传统处理器的速度不由最大晶体管速度（即晶体管的截止频率fcutoff）限定，这使截止频率对于限定处理器速度而言是无关的。相反地，技术描述基于晶体管的输出或驱动电流限定处理器速度，即Id~1μA每nm的晶体管的栅极宽度，这对于典型的30nm栅极得出Id~30μA[Packan,P.等人Highperformance32nmlogictechnologyfeaturing2ndgenerationhigh-k+metalgatetransistors,in:2009IEEEInternationalElectronDevicesMeeting(IEDM)1–4(2009)]。驱动电流可以限定处理器速度，因为下面的晶体管的驱动电流将互连导线充电到电势差ΔU~0.25V，这是控制处理器中（例如其中晶体管成对工作的处理器中）的优化（complimentary）晶体管所需要的。这将处理器的最大速度限制到[Krausz,F.与Stockman,M.I.Attosecondmetrology:fromelectroncapturetofuturesignalprocessing.NaturePhotonicsdoi:10.1038/nphoton.2014.28(2014)]：
fmax=Id/(CΔU)~3GHz，(3)
这接近于当代处理器的最大真实处理器速度[Pasricha,S.与Dutt,N.On-chipCommunicationArchitectures:SystemonChipInterconnect(MorganKaufmann,2008)]。
处理器速度的例如以相对于晶体管速度fcutoff的两个量级的明显减速导致处理器的能量效率以相同的因数的同量下降。进一步，处理器的能量效率的下降也能够归因于当晶体管切换时储存在互连导线中的静电能量被浪费的事实，因为仅仅储存在（比导线的电容）更小量级的晶体管（例如，MOSFET）的栅极电容中的能量是有用的（因为它限定驱动电流并且从而限定晶体管和处理器功能性）。结果，传统的处理器每个操作具有高的热产生。因此，存在对能够克服以上提到的缺点并且提高传统处理器的操作速度的技术的需要。
发明内容
本公开通过表面等离子体激元的受激辐射放大能够解决以上描述的需要并且提高CMOS处理器的操作速度。在讨论涉及用于通过表面等离子体激元的受激辐射放大提高COMS处理器的操作效率的方法和系统的实施例之前，它可以协助读者在后面的段落中以术语的一般描述的方式理解在本文中使用的各种术语。
基于表面等离子体激元的受激辐射放大活动发射表面等离子体激元的器件可以被称为‘Spaser’。换言之，Spaser是经表面等离子体激元的受激辐射放大（SPASER）活动的纳米局部化光场的纳米观发生器和放大器。在后面的公开中，在不脱离本公开的更广的范围的情况下，术语‘Spaser’可以可交换地被称为‘Spaser器件’。进一步，在不脱离本公开的更广的范围的情况下，术语‘Spaser活动’可以可交换地被称为‘spasing’。
一般地，Spaser可以包含具有至少一个表面等离子体激元模式的共振介质和有源（或增益）介质。能源可以将能量施加给有源介质从而导致存在于所述有源介质中的物体的能量跃迁。有源介质中的物体可以具有明显的跃迁强度。示例物体可以包含但是不限于稀土离子、染料分子、半导体量子点、半导体量子阱或半导体的纳米观层。有源介质中的物体的能量跃迁导致有源介质中的粒子数反转，这又激发共振介质中的至少一个表面等离子体激元的发射。将能量施加给有源介质以导致有源介质中的粒子数反转的过程一般可以被称为‘泵浦’活动或‘泵浦Spaser’。Spaser的结构、Spaser的操作、泵浦活动以及与SPASER活动相关联的其他相关的操作被更具体地描述在标题为“MethodforSurfacePlasmonAmplificationbyStimulatedEmissionofRadiation(SPASER)”并且以MarkL.Stockman和DavidJ.Bergman的名义在2009年4月30日提交的美国专利号8,017,406中，所述美国专利号8,017,406是标题为“SurfacePlasmonAmplificationbyStimulatedEmissionofRadiation(SPASER)”并且以MarkL.Stockman和DavidJ.Bergman的名义在2004年1月4日提交的美国专利号7,569,188的分案，所述美国专利号7,569,188要求在2003年1月3日提交的美国临时专利申请号60/437,760的权益和优先权，每个专利的全部内容通过引用被整体地结合在本文中。
进一步，Spaser的理论方面的概述被描述在后面的论文中：D.J.Bergman和M.I.Stockman,‘SurfacePlasmonAmplificationbyStimulatedEmissionofRadiation:QuantumGenerationofCoherentSurfacePlasmonsinNanosystems’，Phys.Rev.Lett.90,027402(2003年1月)，其全部内容通过引用据此被结合在本文中。Spaser理论的更具体的介绍被描述在以下论文中：[Stockman,M.I.Thespaserasananoscalequantumgeneratorandultrafastamplifier.JournalofOptics12,024004-1-13(2010)]，其全部内容通过引用据此被结合在本文中。
如在本文中使用的术语‘表面等离子体激元’（在本文中的‘SP’）一般可以指代存在于其中电介质函数的实部横跨界面（例如，诸如空气中的金属板的金属-电介质界面）改变符号的任何两个材料之间的界面处的相干电子振荡。因此，Spaser也能够被描述为用于经SPASER活动生成和放大纳米级振荡电场的装置。
进一步，如在本文中使用的术语‘表面等离子体激元极化激元’（在本文中的‘SPP’）一般可以指代红外线或可见光频率电磁波，所述电磁波沿着金属-电介质或金属-空气界面行进。术语表面等离子体激元极化激元解释波包含金属中的电荷运动（“表面等离子体激元”）和空气中或电介质中的电磁波（“极化激元”）两者。
使用Spaser的一个优点是Spaser允许在CMOS处理器的晶体管对之间的互连导线之上发送光波，而不是对所述互连导线静电充电并且由此帮助克服如在背景部分中描述的以上提到的与互连导线的静电充电相关联的缺点。使用Spaser的另一个优点是它具有小于微型激光器的模态体积（modalvolume）的模态体积，这使它相应地更快。进一步，更小的模态体积允许Spaser以THz范围中的速度被直接调制，这又打开使用Spaser作为高速等离子体激元极化激元互连中的能源的可能性。关于Spaser作为高速等离子体激元极化激元互连中的能源的使用的附加描述被提供在后面的论文中：DabingLi和MarkI.Stockman,ElectricSpaserintheExtremeQuantumLimit,Phys.Rev.Lett.110,106803-1-5(2013)，其全部内容通过引用据此被结合在本文中。如以上描述的那样，使用这样的Spaser驱动互连允许增加处理器的速度并且相应地降低处理器的每个操作的能量消耗和热产生。
一方面，处理器包含第一晶体管和第二晶体管的晶体管对。第一和第二晶体管对被配置为通过在将第一晶体管耦合到第二晶体管的互连导线之上发送光波来进行操作上通讯。特别地，晶体管对的第一晶体管被耦合到Spaser并且第一晶体管被配置为泵浦所述Spaser，所述Spaser又输出SPP。从所述Spaser输出的所述SPP被馈送到被配置为传播所述SPP的互连导线。由光电晶体管探测在互连导线上传播的SPP，所述光电晶体管的输出电流对晶体管对的第二晶体管的栅极充电。换言之，光波通过互连导线将光能转移到晶体管对的第二晶体管，这因此在没有对互连导线静电充电的情况下为处理器提供相同的功能性。
通过回顾公开的实施例的后面的具体描述并且通过参考附图和权利要求，可以更清楚地理解和领会本发明的这些和其他方面、特征以及实施例。
附图说明
在附图的各图中以示例而不是限制的方式图解了示例实施例，其中：
图1A图解根据某些示例性实施例的传统的处理器，其中互连导线被静电充电以操作晶体管对。
图1B图解根据某些示例性实施例的传统处理器的互连构造。
图2图解根据某些示例性实施例的处理器，所述处理器被配置用于光波沿着互连导线传播以操作晶体管对。
图3是图解根据某些示例性实施例的通过表面等离子体激元的受激辐射放大来提高处理器的操作速度的方法的流程图。
参考以上附图能够更好地理解本发明的许多方面。附图中的元件和特征不是成比例的；重点反而被放置在清楚地图解本发明的示例实施例的原理上。此外，某些尺度可以被夸大以帮助在视觉上传达这样的原理。在附图中，贯穿几个视图，参考数字指定相似的或相应的但是未必同样的元件。本实施例的其他特征从后面的具体描述将是显然的。
具体实施方式
公开的是用于通过表面等离子体激元的受激辐射放大来提高CMOS处理器的操作效率的系统和方法。在本公开的示例性实施例中，处理器可以包含经互连导线耦合并且使用在所述互连导线之上传播的纳米局部化光场来通讯的晶体管对。
如以上描述的并且如在图1A中图解的那样，互连导线可以消耗处理器体积的大部分。特别地，这些互连导线形成处理器芯片的底层并且以与晶体管的尺寸成比例的距离（即基于现在的芯片制作技术的近似20纳米（nm））被分离。换言之，互连导线彼此非常接近，这可以引起一个互连导线上的光场与邻近互连导线的光场的重叠。从一个互连导线到另一个邻近的互连导线的光场的重叠可以引起严重的串扰。因此，为了避免这样的串扰和光场的重叠，在互连导线之上传播的光场需要以与导线半径（其近似为20nm）相似的距离被局部化。如以上描述的光场的这样的局部化是可获得的，如果互连导线中的光模式是等离子体激元模式（特别地，表面等离子体激元极化激元（SPP））。特定地针对圆柱对称导线，没有截止的SPP模式是TM0模式，所述TM0模式是在纳米锥上用于绝热压缩的类型的SPP[Stockman,M.I.NanofocusingofOpticalEnergyinTaperedPlasmonicWaveguides.PhysicalReviewLetters93,137404-1-4(2004);Giugni,A.等人Hot-electronnanoscopyusingadiabaticcompressionofsurfaceplasmons.Nat.Nano8,845-852(2013)]，或是在所述纳米锥的平面对称物上用于绝热压缩的类型的SPP。在示例实施例中，在互连导线上传播SPP能够通过使用如在图2中图解的Spaser来实现，这在后面的段落中被更具体地描述。
转向图2，这个图图解根据某些示例性实施例的处理器，所述处理器被配置用于光波沿着互连导线传播以操作晶体管对。特别地，图2图解处理器200中的示例晶体管对的第一晶体管102和第二晶体管104的配置以通过SPASER活动实现提高的处理器操作速度。
参照图2，在一个实施例中，第一晶体管102的输出端子可以被耦合到Spaser202的输入使得Spaser由第一晶体管102直接泵浦。在一个实施例中，第一晶体管102的输出端子可以指代漏极端子。然而，本领域的一个或普通技术人员能够理解和领会到Spaser202能够被替选地耦合到第一晶体管102的源极端子。在替选的实施例中，Spaser202可以是第一晶体管102的组成部分，例如晶体管的漏极。在又一个实施例中，Spaser202可以由外部能源而不是第一晶体管102电气泵浦。在示例实施例中，Spaser202能够经具有抗弹性的纳米线被电气泵浦。
继续图2，Spaser202的输出可以被耦合到互连导线，在一个示例中所述互连导线可以是铜导线。在另一个示例中，互连导线206可以是铝导线或掺杂的半导体（传导氧化物）导线。在又一个示例中，互连导线206可以是具有传播等离子体激元模式或能够传播SPP的任何合适的导线。互连导线被进一步耦合到在与被耦合到Spaser202的末端不同的末端上的光电晶体管206使得互连导线将Spaser202的输出传播到光电晶体管206。在一个示例中，如在图2中图解的光电晶体管206可以是锗（Ge）近场光电晶体管，然而在其他示例中，光电晶体管206可以是能够探测SPP的任何合适的光电探测器。另外，光电晶体管的输出端子可以被耦合到第二晶体管104的栅极端子用于对第二晶体管104充电。
在一个示例实施例中，Spaser202能够具有与第一晶体管104或第二晶体管102的形状因子近似匹配的形状因子用于实现高能量效率。特别地，Spaser202能够具有从近似10nm到100nm变动的尺寸。因此，如以上描述的那样，在替选的实施例中，Spaser202能够形成第一晶体管102的组成部分，例如晶体管的漏极。进一步，Spaser202被配置为以从1太赫兹（THz）到10THz变动的速度跟随调制。换言之，Spaser被配置为允许至少与第一和/或第二晶体管102、104一样快的直接调制。另外，Spaser202被配置为产生具有低噪音的临时相干强场。
在一个实施例中，Spaser202的等离子体激元核心中使用的金属能够包含金和/或银。在另一个实施例中，Spaser202的等离子体激元核心中使用的金属能够包含诸如铝或铜的CMOS兼容的金属。在又一个实施例中，Spaser202的等离子体激元核心能够包含可以是CMOS兼容的高掺杂的传导氧化物。
本领域的一个普通技术人员能够理解和领会到用诸如能够直接发射SPP的电气泵浦的二极管的自发发射器替代在图2中图解的Spaser202不在本公开的范围外面。然而，使用Spaser202而不是自发发射器是有利的，因为Spaser202不能够被饱和（高达材料损坏的极限）。这是因为在发展spasing段（developedspasingregime）中的Spaser202的受激发射速率与没有饱和的泵浦速率（电流）成比例。相反，与自发发射器相关联的自发发射速率总是由激子（电子-空穴）寿命限制。另外，Spaser202与自发发射器相比具有减少的波动的优点，因为如以上描述的那样Spaser产生具有低噪音的相干场。
如以上提到的Spaser的受激发射速率与泵浦速率（电流）的关系被更具体地描述在后面的论文中：DabingLi和MarkI.Stockman,ElectricSpaserintheExtremeQuantumLimit,Phys.Rev.Lett.110,106803-1-5(2013),以及M.I.Stockman,SpaserasNanoscaleQuantumGeneratorandUltrafastAmplifier,J.Opt.12,024004-1-13(2010)，所述论文中的每个的全部内容通过引用据此被结合在本文中。
转向图3，这个图是图解根据某些示例性实施例的通过表面等离子体激元的受激辐射放大来提高处理器的操作速度的方法的流程图。在操作302和304中，第一晶体管102输出驱动电流并且将所述驱动电流施加给Spaser202。在操作306中，来自第一晶体管102的驱动电流泵浦Spaser202。如以上描述的那样，Spaser202的电气泵浦能够经具有抗弹性的纳米线被完成。通过泵浦，在操作308中，Spaser202生成SP。另外，在操作308中，生成的SP在近场中被耦合到互连导线204的传播SPP。换言之，在操作308中，Spaser202输出SPP，所述SPP然后被馈送到互连导线204。然后，在操作310中，互连导线204横跨芯片传播由Spaser202输出的SPP。
在操作312中，由被耦合到互连导线204的另一个末端的光电晶体管206探测在互连导线上的SPP。响应于探测SPP，在操作314中，光电晶体管206生成被施加给第二晶体管104的栅极端子的输出电流或充电电流。进一步，在操作316中，第二晶体管104基于光电晶体管206的输出电流被充电。
尽管在图3中图解的流程图中公开了特定的操作，但这样的操作是示例性的。即本发明的实施例很好地适合于执行各种其他的操作或在流程图中叙述的操作的变化。领会到图3中图解的流程图中的操作可以以呈现的次序不同的次序被执行并且不是所有在流程图中的操作可以被执行。
后面的部分理论地说明Spaser以充足数量生成SPP以便将有足够的在近场光电探测器中产生的光电子以对第二晶体管的栅极充电。
定量验证：Spaser能够生成充足的SPP以触发光电晶体管产生光电子以对接收晶体管的栅极充电。
对第二晶体管例如MOSFET的栅极充电到电势差ΔU=0.2V到0.3V的电子的数量，是
其中，‘e’是元电荷并且Cg是栅极电容，其由后面的等式4表示：
其中εox~10是栅氧化物介电常数，S~(30nm)2是栅极面积并且d~1nm是氧化物厚度。
进一步，Spaser202在晶体管切换（翻转）时间Tflop~3皮秒（ps）（即最短的晶体管翻转时间）期间产生的SP的数量能够通过使用后面的等式5被确定为近似1.5x103：
其中Nc~1是在纳米线中开放量子信道的数量并且ωn~1eV/?是Spaser202（角）频率。针对近场光电晶体管的合理的效率，SP~1.5x103的数量能够产生近似200-300个电子，所述200-300个电子能够将第二晶体管104的栅极充电到ΔU=0.2V到0.3V的电势差。
从示例实施例的描述，在那里示出的元件的等同物将浮现在本领域的技术人员心中，并且在本领域的从业者看来将出现构造其他实施例的方式。因此，本公开的范围将仅仅由所附的权利要求限制。进一步，说明书和附图将以图解性的而不是限制性的意义看待。
用来加速CMOS处理器的SPASER专利购买费用说明
Q：办理专利转让的流程及所需资料
A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。
1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。
2：按规定缴纳著录项目变更手续费。
3：同时提交相关证明文件原件。
4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。
Q:专利著录项目变更费用如何缴交
A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式
Q：专利转让变更，多久能出结果
A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。
动态评分
0.0