专利摘要

本实用新型公开一种可调幅调相的正弦波产生装置，装置中FPGA通过其IO脚与模拟开关的控制端连接；FPGA通过IO脚与D/A芯片连接；FPGA通过IO脚与90°相位延迟器连接；FPGA通过IO脚与180°相位延迟器连接；加法器有两个输入端，一个输入端通过导线与调幅鉴相器连接，另一个输入端通过导线与D/A芯片连接；加法器与调幅积分器连接；调幅积分器与模拟开关连接；模拟开关与带通滤波器连接；带通滤波器与调相鉴相器连接；调相鉴相器的控制端与90°相位延迟器连接；调相鉴相器输出端与调相积分器的输入端连接；调相积分器的输出端与带通滤波器的控制端连接；带通滤波器的输出端与调幅鉴相器的输入端连接；调幅鉴相器的控制端与180°相位延迟器的输出端连接。

权利要求

1.一种可调幅调相的正弦波产生装置，其特征在于，包括FPGA(14)、D/A芯片(13)、加法器(3)、调幅积分器(4)、模拟开关(6)、带通滤波器(7)、调相鉴相器(8)、调相积分器(9)、调幅鉴相器(10)、90°相位延迟器(11)和180°相位延迟器(12)；

所述FPGA(14)通过其IO脚与模拟开关(6)的控制端连接以制模拟开关(6)的通断；FPGA(14)通过IO脚与D/A芯片(13)连接以控制D/A芯片(13)的输出；FPGA(14)通过IO脚与90°相位延迟器(11)连接；FPGA(14)通过IO脚与180°相位延迟器(12)连接；

所述加法器(3)有两个输入端，其中一个输入端通过导线与调幅鉴相器(10)连接，另一个输入端通过导线与D/A芯片(13)连接；加法器(3)的输出端通过导线与调幅积分器(4)的输入端连接；调幅积分器(4)的输出端通过导线与模拟开关(6)的输入端连接；模拟开关(6)的输出端通过导线与带通滤波器(7)连接；带通滤波器(7)的输出端通过导线与调相鉴相器(8)连接；调相鉴相器(8)的控制端通过导线与90°相位延迟器(11)连接；调相鉴相器(8)的输出端通过导线与调相积分器(9)的输入端连接；调相积分器(9)的输出端通过导线与带通滤波器(7)的控制端连接；带通滤波器(7)的输出端还通过导线与调幅鉴相器(10)的输入端连接；调幅鉴相器(10)的控制端通过导线与180°相位延迟器(12)的输出端连接；最终受FPGA(14)控制的调幅调相正弦波从带通滤波器(7)的输出端输出。

说明书

技术领域

本实用新型涉及信号发生领域，特别是一种可调幅调相的正弦波产生装置。

背景技术

随着电子信息技术和通信技术的发展，正弦波信号得到广泛的应用，同时对正弦信号的幅值和相位的可调协性等指标也提出了更高的要求。传统的RC振荡电路只能产生幅度恒定相位恒定的正弦信号，已不能满足现代可以的需求。目前实现正弦信号的调幅调相主要有两种方法：一种是利用乘法器直接将载波和被调制波相乘；另一种是利用直接数字频率合成(DDS)技术，利用DDS、FPGA或D/A芯片直接合成所需要的正弦波。利用乘法器来调整正弦波的幅值和相位虽然简单，但是乘法器本身噪声较大，且能够适应高低温等恶劣环境的乘法器价格及其昂贵，高端乘法器还属于国外封锁产品，因此用乘法器来实现正弦信号的调幅和调相有很多限制；利用DDS技术几乎可以产生任何需要的正弦波信号，但是一般的DDS芯片只能做到14位的分辨率，若利用FPGA和D/A芯片来实现DDS输出，则需要较大的储存空间或复杂的算法，导致系统较为复杂，电路过于庞大。因此一种成本低、体积小、性能高、噪声低的可调幅调相的正弦波产生方法及装置具有重大意义。

实用新型内容

本实用新型的目的是克服现有技术中乘法器成本过高、难以适应恶劣环境的缺点；DDS技术分辨率较低或系统复杂电路庞大的缺点；提供一种成本低、体积小、性能高、噪声低的可调幅调相的正弦波产生装置。

本实用新型的目的是通过以下技术方案实现的：

一种可调幅调相的正弦波产生装置，包括FPGA、D/A芯片、加法器、调幅积分器、模拟开关、带通滤波器、调相鉴相器、调相积分器、调幅鉴相器、90°相位延迟器和180°相位延迟器；

所述FPGA通过其IO脚与模拟开关的控制端连接以制模拟开关的通断；FPGA通过IO脚与D/A芯片连接以控制D/A芯片的输出；FPGA通过IO脚与90°相位延迟器连接；FPGA通过IO脚与180°相位延迟器连接；

所述加法器有两个输入端，其中一个输入端通过导线与调幅鉴相器连接，另一个输入端通过导线与D/A芯片连接；加法器的输出端通过导线与调幅积分器的输入端连接；调幅积分器的输出端通过导线与模拟开关的输入端连接；模拟开关的输出端通过导线与带通滤波器连接；带通滤波器的输出端通过导线与调相鉴相器连接；调相鉴相器的控制端通过导线与90°相位延迟器连接；调相鉴相器的输出端通过导线与调相积分器的输入端连接；调相积分器的输出端通过导线与带通滤波器的控制端连接；带通滤波器的输出端还通过导线与调幅鉴相器的输入端连接；调幅鉴相器的控制端通过导线与180°相位延迟器的输出端连接；最终受FPGA控制的调幅调相正弦波从带通滤波器的输出端输出。

与现有技术相比，本实用新型的技术方案所带来的有益效果是：

(1)本实用新型实现了对正弦波信号的调幅和调相，正弦波幅度可通过FPGA控制高精度D/A芯片实现调整，正弦波相位可通过FPGA控制参考方波的相位实现调整。

(2)本实用新型整个装置用低成本的模拟器件即可搭建，结构简单，复杂度低，体积小。

(3)本实用新型调整精度高，噪声低，抗干扰能力强，输出的正弦波谐波抑制比高且能够适应高低温等恶劣环境。

(4)本实用新型的调幅精度由D/A芯片决定，利用高精度的D/A芯片，可以实现高精度幅度调制。

(5)本实用新型的调相精度由FPGA决定，利用高速时钟，FPGA可以对参考方波实现精密调相，进而实现高精度相位调制。

(6)本实用新型的正弦波输出的谐波抑制比和噪声等参数，主要受带通滤波器影响，通过调整带通滤波器参数，可以实现低噪声，高谐波抑制比的正弦波输出；

(7)本实用新型可以同时实现调幅和调相，调幅装置将正弦波幅度与DA输出相锁定，调相装置将正弦波相位与FPGA相锁定，有效的抑制了系统温漂，同时系统和装置几乎全部由模拟器件搭建，因此真的高低温等恶劣环境，本装置具有较强的适应性。

附图说明

图1是本实用新型装置的结构示意图。

附图标记：1-参考电压V_in，2-积分电压V_p-180，3-加法器，4-调幅积分器，5-方波W_ref，6-模拟开关，7-带通滤波器，8-调相鉴相器，9-调相积分器，10-调幅鉴相器，11-90°相位延迟器，12-180°相位延迟器，13-D/A芯片，14-FPGA。

具体实施方式

以下结合附图和具体实施例对本实用新型作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

如图1所示，FPGA 14通过其普通IO脚与模拟开关6的控制端连接，FPGA14通过IO脚控制模拟开关6的通断；FPGA14通过普通IO脚与D/A芯片13连接，控制D/A芯片13的输出；FPGA 14通过普通IO脚与90°相位延迟器11连接；FPGA 14通过普通IO脚与180°相位延迟器12连接；加法器3有两个输入端，其中一个输入端通过导线与调幅鉴相器10连接，另一个输入端通过导线与D/A芯片连接；加法器3的输出端通过导线与调幅积分器4的输入端连接；调幅积分器4的输出端通过导线与模拟开关6的输入端连接；模拟开关6的输出端通过导线与带通滤波器7连接；带通滤波器7的输出端通过导线与调相鉴相器8连接；调相鉴相器8的控制端通过导线与90°相位延迟器11连接；调相鉴相器8的输出端通过导线与调相积分器9的输入端连接；调相积分器9的输出端通过导线与带通滤波器7的控制端连接；带通滤波器7的输出端还通过导线与调幅鉴相器10的输入端连接；调幅鉴相器10的控制端通过导线与180°相位延迟器11的输出端连接；最终受FPGA 14控制的调幅调相正弦波从带通滤波器7的输出端输出；

本实用新型的调相具体工作过程如下：

(101)FPGA 14控制高精度D/A芯片13输出参考电压值V_in；加法器3将参考电压V_in1与调幅鉴相器10输出的电压值V_p-180求和，加法器3的输出为：

V_sum＝V_in+V_p-180

则调幅积分器4的输出为V_g，则V_g＝∫V_sumdt+V_g0，其中V_g0为调幅积分器4的初始值；

(102)FPGA 14输出频率为ω₀，周期为T，占空比为50％的参考方波W_ref 5，控制模拟开关6的导通与关断，记

其中V_H为逻辑高电平，V_L为逻辑低电平；

(103)模拟开关6输出幅度为V_g,频率相位与参考方波W_ref相同的方波W₁；方波W₁的傅里叶展开为

方波W₁经过带通滤波器7后，成为频率为ω₀正弦信号V_out，此时

为信号经过滤波器7后产生的相位延迟，一般

(104)V_out经过两个不同的鉴相器后分别用于正弦波的调频和调相。其中调相鉴相器8将于参考方波W_ref相位差90°的方波W_ref-90作为鉴相基准，输出结果用于正弦波调相；调幅鉴相器10将与参考方波W_ref相位差180°的方波W_ref-180作为鉴相基准，其输出结果用于正弦波调幅；

(105)对于调相部分，调相鉴相器8以以W_ref-90为参考方波对V_out进行鉴相并产生信号输出，调相鉴相器8的输出V_p-90为

调相积分器9对调相鉴相器8输出的V_p-90进行积分运算，调相积分器9的输出V_p为

其中V_p0为V_p的初值；

(106)调相积分器9的输出V_p通过作用于带通滤波器7的电阻网络来调整带通滤波器7的相位延迟

若V_p不为0，则调相积分器9会控制带通滤波器7增加或减小相位延迟 的改变又会反过来影响调相积分器9的输出V_p；

进一步地，带通滤波器7、调相鉴相器8、调相积分器9形成一个调相反馈系统，对于该反馈系统来说，其输出达到平衡态应的条件为

又因 所以调相积分器9输出达到平衡态的条件为 此时带通滤波器7的输出V_out可以表示为：

(107)带通滤波器7的输出相位延迟为0，则带通滤波器7的输出V_out与FPGA输出的参考方波W_ref 5相位相同，实现了锁相；进而通过FPGA调整参考方波W_ref 5的相位，可以实现对输出正弦波的调相；

调幅的工作过程如下：

(201)根据上述第一步的调上述相过程可知 则以W_ref-180为参考方波的调幅鉴相器10对V_out的鉴相输出为

(202)加法器3输出为

加法器3的输出再经过调幅积分器4、模拟开关6、带通滤波器7后，又重新影响调幅鉴相器10的输出；因此加法器3、调幅积分器4、模拟开关6、带通滤波器7和调幅鉴相器10共同构成了一个调幅反馈系统；

(203)对于该调幅反馈系统，由于V_g＝∫V_sumdt+V_g0，则调幅反馈系统的平衡条件是调幅积分器4的输出达到稳定，而调幅积分器4输出V_g达到稳定平衡态的条件为

(204) 即本方法最终输出的正弦波V_out为

其中 因此FPGA 14通过调整高精度D/A芯片13调整V_in的值，可以调整正弦波的幅值；

本实用新型实现了对正弦波信号的调幅和调相，正弦波幅度可通过FPGA 14控制高精度D/A芯片13实现调整，正弦波相位可通过FPGA 14控制参考方波W_ref的相位实现调整。

本实用新型并不限于上文描述的实施方式。以上对具体实施方式的描述旨在描述和说明本实用新型的技术方案，上述的具体实施方式仅仅是示意性的，并不是限制性的。在不脱离本实用新型宗旨和权利要求所保护的范围情况下，本领域的普通技术人员在本实用新型的启示下还可做出很多形式的具体变换，这些均属于本实用新型的保护范围之内。

一种可调幅调相的正弦波产生装置专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。