专利摘要

专利摘要

本发明公开了一种基于SOI工艺的场发射离子中和器芯片的制造方法，包括以下步骤：(1)准备表面抛光的SOI衬底；(2)使用光刻和刻蚀工艺去除目标区域的顶层硅及二氧化硅绝缘层，暴露底层硅；(3)在底层硅上得到阵列式的光刻胶图案，并沉积缓冲层和催化剂层，形成缓冲层‑催化剂层阵列；(4)形成碳纳米管阵列得到阴极部分；(5)采用硅片作为栅极基底制备阵列式的透孔结构；(6)在透孔结构上沉积金属薄膜，得到阳极部分；(7)将阴极部分与阳极部分两者键合，得到场发射离子中和器芯片。本发明通过对制备方法整体流程工艺的设计等进行改进，得到的器件能有效克服场屏蔽效应与热效应，具有发射效率佳、功耗低和寿命长的优点。

权利要求

1.一种基于SOI工艺的场发射离子中和器芯片的制造方法，其特征在于，包括以下步骤：

(1)准备表面抛光的SOI衬底，该SOI衬底自上而下依次包括顶层硅、二氧化硅绝缘层以及底层硅；

(2)在所述SOI衬底表面涂覆光刻胶，然后使用光刻和刻蚀工艺去除目标区域的顶层硅及二氧化硅绝缘层，暴露底层硅；保留下来的顶层硅及二氧化硅绝缘层则作为待键合区域；

(3)在所述步骤(2)得到的暴露的底层硅上涂覆光刻胶，使用光刻工艺得到阵列式的光刻胶图案，然后沉积缓冲层，并在该缓冲层上继续沉积催化剂层，接着利用所述光刻胶图案剥离掉多余的缓冲层和催化剂层，从而在所述底层硅上形成缓冲层-催化剂层阵列；

(4)在所述步骤(3)得到的所述缓冲层-催化剂层阵列上使用化学气相沉积法或移植法形成碳纳米管阵列，由此得到场发射离子中和器芯片的阴极部分；

(5)采用表面抛光的硅片作为栅极基底，然后在该栅极基底的目标待键合区域上形成掩膜，接着，在该硅片的表面涂覆光刻胶，使用光刻和刻蚀工艺在该硅片上制备阵列式的透孔结构；

(6)使用原子层沉积技术在所述步骤(5)得到的所述透孔结构上沉积金属薄膜，然后剥离所述掩膜，由此得到金属薄膜包覆的硅基栅网作为场发射离子中和器芯片的阳极部分；

(7)采用键合工艺将所述步骤(4)得到的阴极部分与所述步骤(6)得到的阳极部分两者键合，使该阴极部分中的碳纳米管阵列与所述阳极部分中的透孔相对准，封装后即可得到场发射离子中和器芯片。

2.如权利要求1所述基于SOI工艺的场发射离子中和器芯片的制造方法，其特征在于，所述步骤(1)中，所述底层硅具体为电导率小于0.004Ω·cm的高掺杂底层硅，所述顶层硅的厚度为20um～200um。

3.如权利要求1所述基于SOI工艺的场发射离子中和器芯片的制造方法，其特征在于，对于所述步骤(3)得到的所述缓冲层-催化剂层阵列，该阵列在所述SOI衬底平面上投影的总面积为1mm2～1cm2，相邻的两个缓冲层-催化剂层堆叠体在所述SOI衬底平面上投影的间距为100um～2000um；

所述步骤(6)中，所述金属薄膜的厚度为20nm～200nm。

4.如权利要求1所述基于SOI工艺的场发射离子中和器芯片的制造方法，其特征在于，所述步骤(4)中，所述碳纳米管阵列具体是利用化学气相沉积法形成的，所述化学气相沉积法具体是热化学气相沉积、等离子增强化学气相沉积或微波等离子增强化学气相沉积，从而得到碳纳米管垂直于所述底层硅表面所在平面的所述碳纳米管阵列。

5.如权利要求1所述基于SOI工艺的场发射离子中和器芯片的制造方法，其特征在于，所述步骤(5)中，所述掩膜为金属掩膜、化合物掩膜或耐热胶掩膜。

6.如权利要求1所述基于SOI工艺的场发射离子中和器芯片的制造方法，其特征在于，所述步骤(1)还包括对所述SOI衬底的清洗处理，具体是依次使用丙酮、异丙醇和乙醇清洗所述SOI衬底的表面，然后用N2吹净，最后再清除该SOI衬底表面所吸附的水分子以及其他气体分子；

所述步骤(5)中，在形成所述掩膜前，是先对所述表面抛光的硅片进行清洗处理，具体是依次使用丙酮、异丙醇和乙醇清洗所述该硅片的表面，然后用N2吹净，最后再清除该硅片表面所吸附的水分子以及其他气体分子。

7.如权利要求6所述基于SOI工艺的场发射离子中和器芯片的制造方法，其特征在于，所述步骤(1)中，清除SOI衬底表面所吸附的水分子以及其他气体分子是利用氧清洗方式或氩气清洗方式；

所述步骤(5)中，清除硅片表面所吸附的水分子以及其他气体分子是利用氧清洗方式或氩气清洗方式。

8.如权利要求1所述基于SOI工艺的场发射离子中和器芯片的制造方法，其特征在于，所述步骤(7)中，所述键合工艺具体为硅硅键合工艺或热压键合工艺。

说明书

技术领域

本发明属于航空航天器电推进技术领域，更具体地，涉及一种基于SOI工艺的场发射离子中和器芯片的制造方法。

背景技术

航空航天领域的发展离不开推进技术的突破，目前国家提出的一系列航天探测实验对电推进技术提出了更高的要求，电推进已成为提升航天器整体性能与技术水平的重要手段。针对目前大量应用的微型卫星来说，需要具有高精度微牛级推力的微型电推系统来实现卫星的轨道定位和姿态调控。微型电推进系统和传统电推进系统一样可分为以下三个部分：高压电离系统、离子加速系统和离子中和系统。高压电离系统的主要作用是使工作物质离子化；离子加速系统的主要功能是使得离子得以高速喷出；离子中和系统则将同步发射电子，均衡电荷。空间电推进器在工作时，通过改变电压可以产生毫牛甚至微牛级的精确推力，这对于微型卫星的姿态调整和轨道控制具有重大意义。其中，离子中和器对于整个微型卫星的寿命和稳定性有主要影响，在电推进系统工作时，会产生大量带正电离子，如果正离子长期聚集在电推进系统周围，会影响其稳定性和使用寿命。离子中和器的主要功能是发射相对应的电子束，中和由电推进系统喷出的正电荷离子流，以保持离子流的准中性，从而消除电荷聚集和瞬间高压对航天器的性能影响。

大多数电推进系统都至少需要一个中和器，而一般电推进系统中采用的中和器有两种，一种是传统的空心热阴极中和器，一般都需要把热电子发射材料加热到较高温度，使材料表面电子获得较高能量；同时材料的功函数要足够低，这样当电子垂直于表面的动能大于发射材料功函数时，就能克服表面逸出功限制，以热电子的形式脱离材料表面，来中和电推进系统中所产生的大量正离子，常用的活性材料有金属、氧化物、钡钨、合金基钡钨等。空间阴极中和器工作时需要消耗大量的工作物质，较高的工作温度，复杂的存储装置和较高的功耗，因此空心热阴极离子中和器并不十分适用于微小型电推进系统。另一种离子中和器——场发射阴极，凭借启动速度快，功耗小和低温工作等特点，在微型电推进系统的制造中展现出不错的应用前景。其原理是在栅网结构金属阳极和基于一维纳米结构阵列的阴极之间施加高压偏置，利用纳米尺寸的尖端放电优势，提升发射电流密度，增强了场发射性能，高效地产生电子流，中和电推进器喷射出的正电荷离子团。目前场发射离子中和器多采用微纳加工技术，可以制备面积可调控的场发射阵列，从而精确地调控中和电流的大小，有效地满足了微牛级电推进系统的需求。然而，场发射中和器有几个关键技术问题目前仍未解决：第一，场屏蔽效应——纳米材料因为其不均匀性，在强电场下，只有部分区域有效发射，而由于局部电流密度过大，容易损毁，影响其稳定性和寿命；第二，热效应——现在比较常用的阴极基底是导热性并不好的硅基底，纳米材料在持续工作过程中因为接触电阻和电阻率较高，会产生持续的热量累积，从而损坏发射体结构。对空间电推进系统来说，器件的长期稳定性是一个重要指标，因此研制一种具有良好发射效率，功耗低和寿命长的场发射中和器是目前微型电推技术发展的关键。

发明内容

针对现有技术的以上缺陷或改进需求，本发明的目的在于提供一种基于SOI工艺的场发射离子中和器芯片的制造方法，其中通过对制备方法整体流程工艺的设计，以及相应组件的内部结构包括形貌设置等进行改进，采用半导体微纳加工工艺，得到主要由SOI硅片上的阴极基底、发射体材料和薄膜金属包覆的硅基栅网组成的场发射离子中和器芯片，一方面可有效兼容现有的半导体微纳加工工艺，另一方面得到的器件能有效克服场屏蔽效应与热效应，具有发射效率佳、功耗低和寿命长的优点。

为实现上述目的，按照本发明的一个方面，提供了一种基于SOI工艺的场发射离子中和器芯片的制造方法，其特征在于，包括以下步骤：

(1)准备表面抛光的SOI衬底，该SOI衬底自上而下依次包括顶层硅、二氧化硅绝缘层以及底层硅；

(2)在所述SOI衬底表面涂覆光刻胶，然后使用光刻和刻蚀工艺去除目标区域的顶层硅及二氧化硅绝缘层，暴露底层硅；保留下来的顶层硅及二氧化硅绝缘层则作为待键合区域；

(3)在所述步骤(2)得到的暴露的底层硅上涂覆光刻胶，使用光刻工艺得到阵列式的光刻胶图案，然后沉积缓冲层，并在该缓冲层上继续沉积催化剂层，接着利用所述光刻胶图案剥离掉多余的缓冲层和催化剂层，从而在所述底层硅上形成缓冲层-催化剂层阵列；

(4)在所述步骤(3)得到的所述缓冲层-催化剂层阵列上使用化学气相沉积法或移植法形成碳纳米管阵列，由此得到场发射离子中和器芯片的阴极部分；

(5)采用表面抛光的硅片作为栅极基底，然后在该栅极基底的目标待键合区域上形成掩膜，接着，在该硅片的表面涂覆光刻胶，使用光刻和刻蚀工艺在该硅片上制备阵列式的透孔结构；

(6)使用原子层沉积技术在所述步骤(5)得到的所述透孔结构上沉积金属薄膜，然后剥离所述掩膜，由此得到金属薄膜包覆的硅基栅网作为场发射离子中和器芯片的阳极部分；

(7)采用键合工艺将所述步骤(4)得到的阴极部分与所述步骤(6)得到的阳极部分两者键合，使该阴极部分中的碳纳米管阵列与所述阳极部分中的透孔相对准，封装后即可得到场发射离子中和器芯片。

作为本发明的进一步优选，所述步骤(1)中，所述底层硅具体为电导率小于0.004Ω·cm的高掺杂底层硅，所述顶层硅的厚度为20um～200um。

作为本发明的进一步优选，对于所述步骤(3)得到的所述缓冲层-催化剂层阵列，该阵列在所述SOI衬底平面上投影的总面积为1mm2～1cm2，相邻的两个缓冲层-催化剂层堆叠体在所述SOI衬底平面上投影的间距为100um～2000um；

所述步骤(6)中，所述金属薄膜的厚度为20nm～200nm。

作为本发明的进一步优选，所述步骤(4)中，所述碳纳米管阵列具体是利用化学气相沉积法形成的，所述化学气相沉积法具体是热化学气相沉积、等离子增强化学气相沉积或微波等离子增强化学气相沉积，从而得到碳纳米管垂直于所述底层硅表面所在平面的所述碳纳米管阵列。

作为本发明的进一步优选，所述步骤(5)中，所述掩膜为金属掩膜、化合物掩膜或耐热胶掩膜。

作为本发明的进一步优选，所述步骤(1)还包括对所述SOI衬底的清洗处理，具体是依次使用丙酮、异丙醇和乙醇清洗所述SOI衬底的表面，然后用N2吹净，最后再清除该SOI衬底表面所吸附的水分子以及其他气体分子；优选的，清除SOI衬底表面所吸附的水分子以及其他气体分子是利用氧清洗清洗方式或氩气清洗清洗方式；

所述步骤(5)中，在形成所述掩膜前，是先对所述表面抛光的硅片进行清洗处理，具体是依次使用丙酮、异丙醇和乙醇清洗所述该硅片的表面，然后用N2吹净，最后再清除该硅片表面所吸附的水分子以及其他气体分子；优选的，清除硅片表面所吸附的水分子以及其他气体分子是利用氧清洗清洗方式或氩气清洗清洗方式。

作为本发明的进一步优选，所述步骤(7)中，所述键合工艺具体为硅硅键合工艺或热压键合工艺。

按照本发明的另一方面，提供了利用上述制备方法制备得到的基于SOI工艺的场发射离子中和器芯片。

作为本发明的进一步优选，所述阴极所处的底层硅与所述栅极基底两者之间的间距优选为100um～1000um。

通过本发明所构思的以上技术方案，本发明中的场发射离子中和器芯片主要采用半导体微纳加工工艺，由SOI硅片上的阴极基底、发射体材料和薄膜金属包覆的硅基栅网组成。其中SOI硅片的底层硅(尤其是高掺杂底层硅)作为阴极导电集流体，发射体材料是图案化的碳纳米管阵列(尤其是垂直碳纳米管阵列)；栅网电极结构采用深刻蚀工艺和原子层沉积技术制造。本发明优选采用的垂直碳纳米管阵列，可通过在底层硅(该底层硅是作为阴极基底)上形成缓冲层-催化剂层阵列作为拟发射区，在这些拟发射区上使用化学气相沉积法或移植法制备碳纳米管阵列，并优选采用特定的化学气相沉积法制备碳纳米管时，生长温度控制在合适的范围内，可得到垂直生长的n×n的碳纳米管阵列；这些碳纳米管阵列良好的尖端形貌可以在较低的电压下形成高电场，从而增强增加了场增强因子，加大了发射电流密度；应用于微型电推进系统的场发射离子中和器芯片的发射电流较低，产热少、功耗低，可以在一定程度上减少由于散热性不均匀而引起的发射体材料损毁的现象。发射基底优选采用高掺杂硅，使基底具有较好的导电性，省去了在阴极基底上制造金属导电层的工艺；栅网电极采用图案化深硅刻蚀技术和原子层沉积技术制造而成，其中原子层沉积技术可以在硅基栅网的表面均匀沉积一层金属薄膜，并且可以精确控制金属薄膜的厚度(优选地，金属薄膜的厚度为20nm～200nm)。两个基板之间的组装，可以采用硅硅键合、高温键合等键合方式，全金属栅网和高掺杂硅基底可以作为器件的直接工作电极。

本发明提出的离子中和器芯片主要具有以下三个方面的优势：(1)采用SOI工艺，在尺寸例如为四寸或六寸SOI衬底上阵列化刻蚀离子中和器芯片单元以及独立单元中心区域的硅和二氧化硅层，作为绝缘层的二氧化硅距离发射体材料较远，可以防止发射材料蒸散引起的阴栅短路。与此同时，采用半导体键合技术，可以精确控制栅网通孔和发射体阵列的位置，从而提升整体的发射效率，降低功耗。(2)采用SOI工艺，可以依靠改变顶层硅的厚度来精确调控栅极和阴极之间的距离(优选地，顶层硅的厚度为20um～200um，根据微型电推进系统的需求，优选地，栅极和阴极的距离为100um～1000um)，从而调控电压阈值和选择适用于栅网图案的纵向间距，进而降低功耗和调节电子透过效率。(3)采用MEMS加工工艺、全半导体工艺，可以实现离子中和器芯片的量产和小型。

在微型电推进系统的无拖曳控制中，离子中和器系统发挥着巨大的作用。在研发离子中和器芯片时核心是将之前电子源的制造工艺全部由半导体技术来实现，这都是之前的研究没有采用的，比如SOI衬底的引入，圆片级键合技术，利用深刻蚀和ALD工艺制造栅网结构，采用工业级MEMS封装和划片。通过量产化和微型化的制造流程和方法批量生产基于纳米材料的发射体器件，第一，降低整体器件的功耗和工作电压；第二，适用于微型电推进系统；第三，大量器件的批量制备，可以筛选出优质器件，减少纳米材料不确定性带来的良率缺失。

采用MEMS工艺制作离子中和器芯片，可以利用其微型化降低场屏蔽效应出现的概率；在四寸片上批量生产离子中和器新片区也可以在一定程度上提高器件的良品率，优先使用表面更平整，纳米材料生长更均匀，即场屏蔽效应更低的器件。适用于微型电推进系统的离子中和器芯片的发射电流较小，因此产热少、功耗低，可以在一定程度上降低衬底散热性不好而带来的发射体材料损毁的现象。

另外，为了达到微型电推进系统的实际需求，本发明优选精确控制发射体材料的面积、发射体材料的间距、阴极和栅极之间的距离、金属薄膜的厚度、电极管脚的引出等，优选地，发射体材料的面积为1mm2～1cm2、发射体材料的间距为100um～2000um、阴极和栅极之间的距离(即硅基底距离金属栅网的距离)为100um～1000um、金属薄膜的厚度为20nm～200nm、阴极直接用高掺硅作电极管脚，栅极则用金属薄膜作电极管脚。

附图说明

图1给出场发射离子中和器芯片的结构示意图。

图2(a)-图2(e)给出栅极的工艺流程图：其中，图2(a)为硅片预处理，图2(b)为使用光刻工艺制作图案化透孔结构，图2(c)为制作掩膜，图2(d)为沉积金属薄膜，图2(e)为剥离掩膜；图2(e)即栅极的结构示意图。

图3(a)-图3(f)给出场发射阴极的工艺流程图：图3(a)为SOI硅片预处理，图3(b)为刻蚀中心区域的顶层硅和二氧化硅，图3(c)为涂覆光刻胶，图3(d)为沉积催化剂层和缓冲层，曝光、剥离后得到图案化的催化剂和缓冲层，图3(e)为生长碳纳米材料，图3(f)为将阴极和栅网封装一体。

图4(a)-图4(b)离子中和器芯片封装流程图：图4(a)为栅极透孔结构的俯视图、阴极结构的俯视图，图4(b)为栅极透孔和阴极结构封装一体。

图中各附图标记的含义如下：

101为SOI上的顶层硅，102为SOI上的绝缘层，103为SOI上的底层高掺杂硅(即阴极基底)，104为缓冲层，105为催化剂层，106为碳纳米材料，107为光刻胶，201为硅衬底上的金属薄膜，202为硅衬底，203为金属或氧化物，2为整体的硅基金属栅网，3为电极引脚。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明中基于SOI工艺的场发射离子中和器芯片的制造方法，总体来说，包括如下步骤：

1、使用表面抛光的SOI硅片中的底层硅103用作阴极基底，底层硅103采用高掺杂(由于掺杂方式不定，本发明以电导率作为衡量掺杂浓度高低的指标，导电率要求小于0.004Ω·cm)。依次使用丙酮、异丙醇和乙醇清洗硅片表面，然后用N2吹净，最后用氧清洗等其他清洗方式清除硅片表面所吸附的水分子以及其他气体分子。

2、在SOI硅片表面涂覆光刻胶107，使用光刻和刻蚀工艺去除中心区域的顶层硅101和二氧化硅102。

3、在高掺硅上涂覆光刻胶，使用光刻工艺得到阵列式的光刻胶107图案，依次沉积缓冲层104和催化剂层105(例如，缓冲层可采用Ti、TiN、Al、氧化铝、沸石等；催化剂可采用Fe、Ni、Co等)，最后剥离掉多余的缓冲层104和催化剂层105。保留下来的缓冲层104和催化剂层105即作为拟发射区。

4、在制备好的阴极基底拟发射区上使用化学气相沉积法或移植法制备碳纳米管阵列106。尤其是，当使用化学气相沉积法制备碳纳米管106时，生长温度控制在合适的范围内，得到垂直生长的n×n的碳纳米管阵列106。例如，采用热化学气相沉积时，使用Fe作催化剂可以得到垂直生长的碳纳米管；采用等离子增强化学气相沉积和微波等离子增强化学沉积时，在附加电场作用下也可以得到垂直生长的碳纳米管。

5、使用表面抛光的硅片202用作栅极基底，重复1中的清洗步骤。采用金属、化合物、耐热胶203等作掩膜(耐热胶例如可以是聚酰亚胺基耐热胶等)，在硅片202表面涂覆光刻胶，使用光刻加刻蚀工艺制备阵列式的透孔结构。

6、使用原子层沉积技术在透孔结构上沉积金属薄膜201，最后剥离掩膜，得到薄膜金属包覆的硅基栅网。

7、将栅极2中的透孔和碳纳米管阵列106对准，采用硅硅键合或热压键合等方式将栅极和SOI基底进行封装，得到正负电极结构。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

基于SOI工艺的场发射离子中和器芯片的制造方法专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。