专利摘要

本发明公开了一种平面螺旋电感，所述平面螺旋电感包括：半导体衬底；介质层，形成于所述半导体衬底上；平面螺旋电感主体，形成于所述介质层上；绝缘隔离结构，形成于所述半导体衬底中并与所述平面螺旋电感主体相对应。本发明提供的平面螺旋电感增加了绝缘隔离结构，所述绝缘隔离结构可降低平面螺旋电感的衬底损耗；并且，所述绝缘隔离结构的工艺与CMOS的前端工艺兼容，可不增加任何制备成本，提高平面螺旋电感的品质因子。

说明书

技术领域

本发明涉及集成电路制造领域，具体涉及一种具有绝缘隔离结构的平面螺旋电感。

背景技术

在CMOS射频集成电路(RFIC)的发展中，最为迫切的和最困难的是要发展高性能的新器件和新的单元电路，它们是实现单片CMOS集成射频前端的基础。平面螺旋电感作为射频集成电路中的关键元件，是电路中最难设计和掌握的元件，它的性能参数直接影响着射频集成电路的性能。片上电感能够实现射频集成电路中电感的集成化，从而有助于射频集成电路的片上系统实现。

片上平面螺旋电感大多通过金属薄膜在半导体衬底上绕制而成，相对于传统的线绕电感，片上平面螺旋电感具有成本低、易于集成、噪声小和功耗低的优点，更重要的是能与现今的CMOS工艺兼容。近年来随着移动通信向微型化、低功耗化发展，对制作与CMOS工艺兼容的高品质片上无源器件的研究也越来越多。然而，直接制备于低阻半导体衬底上的平面螺旋电感，具有明显的衬底寄生电容、衬底寄生电阻、金属导体的寄生电容、金属导体的寄生电阻、以及由于涡流损耗等效应而成的寄生电阻等，这些都将影响电感的性能。

在集成电路制造过程中，片上平面螺旋电感等射频无源器件的主要损耗有两种：衬底损耗和金属导体损耗。

金属导体损耗主要来源于金属导体本身电阻和高频下的趋肤效应和邻近效应。其中，趋肤效应在高频下不可避免，其强弱由材料和频率决定；而邻近效应是由于线圈相互靠近产生电磁干扰，从而引起电流在导体截面不均匀流动使得电阻增加。针对片上平面螺旋电感的金属导体损耗，业界已提出以下解决方法：1、选用低电阻率的金属导体材料并适当增加金属层厚度，而不改变平面螺旋电感的几何结构；2、通过优化平面螺旋电感版图的方法来提高电感品质因子，例如，在申请号为200420114664.2的中国专利中，公开了一种金属线宽及金属间距渐变的平面螺旋电感，该平面螺旋电感采用金属线宽和间距渐变结构来减小等效串联电阻，以达到改善品质因子Q值的目的。

针对片上平面螺旋电感的衬底损耗，业界也进行了研究，并已提出以下几种解决方法：1、使用离子注入等技术选择性实现半绝缘半导体衬底；2、在平面螺旋电感主体和半导体衬底之间插入图形式接地屏蔽层；3、在半导体衬底中形成PN结隔离；4、使用MEMS工艺以减少衬底损耗。但是，上述几种方法的工艺较为复杂，且使得平面螺旋电感的可靠性降低。因此，在不增加工艺的复杂度、且不会降低平面螺旋电感的可靠性的基础上，提供一种可降低衬底损耗的平面螺旋电感，是非常必要的。

发明内容

本发明的目的在于，提供一种平面螺旋电感，以解决现有的平面螺旋电感由于衬底损耗而导致电感的品质因子下降的问题。

为解决上述技术问题，本发明提供一种平面螺旋电感，包括：半导体衬底；介质层，形成于所述半导体衬底上；平面螺旋电感主体，形成于所述介质层上；绝缘隔离结构，形成于所述半导体衬底中并与所述平面螺旋电感主体相对应。

可选的，在所述平面螺旋电感中，所述平面螺旋电感主体包括：多圈线圈以及位于所述多圈线圈之间的间隔区域。

可选的，在所述平面螺旋电感中，所述绝缘隔离结构位于所述平面螺旋电感主体的下方。

可选的，在所述平面螺旋电感中，所述绝缘隔离结构位于所述间隔区域的下方。

可选的，在所述平面螺旋电感中，所述绝缘隔离结构位于多圈线圈的最内圈线圈以内区域下方。

可选的，在所述平面螺旋电感中，所述绝缘隔离结构位于所述间隔区域的转角处的下方。

可选的，在所述平面螺旋电感中，所述绝缘隔离结构的材质与所述介质层的材质相同。

可选的，在所述平面螺旋电感中，所述绝缘隔离结构的材质与所述介质层的材质不相同。

可选的，在所述平面螺旋电感中，所述绝缘隔离结构的材质为二氧化硅、氮化硅、氮氧化硅中的一种或其任意组合。

可选的，在所述平面螺旋电感中，所述绝缘隔离结构的厚度为0.01～100微米。

可选的，在所述平面螺旋电感中，所述绝缘隔离结构是通过浅沟槽隔离工艺、深沟槽隔离工艺或干法刻蚀工艺形成的。

与现有技术相比，本发明提供的平面螺旋电感具有以下优点：

所述平面螺旋电感增加了绝缘隔离结构，所述绝缘隔离结构形成于半导体衬底中并与平面螺旋电感主体相对应，由于所述绝缘隔离结构的电阻率较高，可减小耦合电流，并降低该绝缘隔离结构处的相对介电常数，从而减小有效介电常数，降低平面螺旋电感的衬底损耗；并且，所述绝缘隔离结构的工艺与CMOS的前端工艺兼容，可不增加任何制备成本，提高平面螺旋电感的品质因子，有利于获得更优的CMOS射频前端重要功能单元性能。

附图说明

图1A为本发明实施例一所提供的平面螺旋电感的俯视图；

图1B为本发明实施例一所提供的平面螺旋电感的剖面图；

图2A为本发明实施例二所提供的平面螺旋电感的俯视图；

图2B为本发明实施例二所提供的平面螺旋电感的剖面图；

图3为本发明实施例三所提供的平面螺旋电感的俯视图；

图4为本发明实施例四所提供的平面螺旋电感的俯视图；

图5为本发明各实施例所提供的平面螺旋电感与现有的平面螺旋电感的性能比较图。

具体实施方式

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种平面螺旋电感，所述平面螺旋电感增加了绝缘隔离结构，所述绝缘隔离结构形成于半导体衬底中并与平面螺旋电感主体相对应，由于所述绝缘隔离结构的电阻率较高，可减小耦合电流，并降低该绝缘隔离结构处的相对介电常数，从而减小有效介电常数，降低平面螺旋电感主体的衬底损耗；并且，所述绝缘隔离结构的工艺与CMOS的前端工艺兼容，可不增加任何制备成本，提高平面螺旋电感主体的品质因子，有利于获得更优的CMOS射频前端重要功能单元性能。

实施例一

请参考图1A和图1B，其中，图1A为本发明实施例一所提供的平面螺旋电感的俯视图，图1B为本发明实施例一所提供的平面螺旋电感的剖面图。

如图1A和图1B所示，平面螺旋电感100包括：半导体衬底110、介质层120、平面螺旋电感主体130以及绝缘隔离结构140，所述介质层120形成于所述半导体衬底110上，所述平面螺旋电感主体130形成于介质层120上，所述绝缘隔离结构140形成于半导体衬底110中并与平面螺旋电感主体130相对应。其中，所述平面螺旋电感主体130包括：多圈线圈131以及位于多圈线圈131之间的间隔区域132，所述多圈线圈131由导线缠绕构成。

在本实施例中，所述绝缘隔离结构140形成于半导体衬底110中，并且，所述绝缘隔离结构140位于平面螺旋电感主体130的下方，即平面螺旋电感主体130的线圈131和间隔区域132下方的半导体衬底表面的区域全部被绝缘材料所取代。

在本实施例中，所述绝缘隔离结构140的材质与介质层120的材质相同，以使所述平面螺旋电感100的制作工艺简单。然而应当认识到，所述绝缘隔离结构140的材质与介质层120的材质也可以不相同。

优选的，所述绝缘隔离结构140的材质为二氧化硅。当然，本发明的绝缘隔离结构140的材质并不限于二氧化硅，所述绝缘隔离结构140的材质也可以是氮化硅或氮氧化硅，或者是二氧化硅、氮化硅、氮氧化硅的任意组合。

优选的，所述绝缘隔离结构140的厚度为0.01～100微米，所述绝缘隔离结构140可通过浅沟槽隔离(STI)工艺、深沟槽隔离(DTI)工艺或干法刻蚀工艺形成的。所述绝缘隔离结构140的工艺与CMOS的前端工艺兼容，可不增加任何制备成本，提高平面螺旋电感主体130的品质因子Q值，有利于获得更优的CMOS射频前端重要功能单元性能。

在背景技术中已经提及，平面螺旋电感主体等射频无源器件的损耗主要是金属导体损耗和衬底损耗。其中衬底损耗是电场通过衬底时，由于介质分子交替极化和晶格来回碰撞而产生的热损耗。它主要体现在平面螺旋电感主体的分布电容上。如果平面螺旋电感主体全部处于相对介电常数为ε_r的介质中，其分布电容C_t比以空气为介质时增加ε_r倍。但通常平面螺旋电感主体的电磁场一部分分布在介电常数为ε_r的介质中，另一部分在空气中。相当于处于一种混合介质中，需引入等效介电常数ε_eff和介质填充因子q来修正：

ϵeff=ϵr+12]]>(公式1)

q=ϵeff-1ϵr-1]]>(公式2)

则介质衰减常数α_die为：

αdie=27.3λ0(qϵrϵeff)tgδ=27.3λ0ϵrϵeffϵeff-1ϵr-1tgδ]]>

上述公式中，λ₀为自由空间波长，ε_r为介质相对介电常数，tgδ为损耗角正切，ε_eff为等效介电常数。

由于平面螺旋电感主体的电磁场主要分布在线圈下方的介质层中，因此在计算等效介电常数时主要考虑该区域介质的相对介电常数。在本实施例中，若特定隔离结构140的材质为二氧化硅，半导体衬底110的材质为硅，则介质相对介电常数ε_r从11.9减小为3.9。由公式1可知，在具有特定隔离结构140的平面螺旋电感中，平面螺旋电感主体130的等效介电常数ε_eff≈3，而现有的平面螺旋电感主体的ε_eff≈7。由此可见，在具有特定隔离结构140的平面螺旋电感100中，平面螺旋电感主体130的等效介电常数远小于现有的平面螺旋电感主体的等效介电常数，可以使介质衰减常数α_die得以降低，从而减小平面螺旋电感主体的衬底损耗，提高电感的品质因子Q值。

实施例二

请参考图2A和图2B，其中，图2A为本发明实施例二所提供的平面螺旋电感的俯视图，图2B为本发明实施例二所提供的平面螺旋电感的剖面图。

如图2A和图2B所示，平面螺旋电感200包括：半导体衬底210、介质层220、平面螺旋电感主体230以及绝缘隔离结构240，所述介质层220形成于半导体衬底210上，所述平面螺旋电感主体230形成于介质层220上，所述绝缘隔离结构240形成于半导体衬底210中并与平面螺旋电感主体230相对应。其中，所述平面螺旋电感主体230包括：多圈线圈231以及位于多圈线圈231之间的间隔区域232。本实施例与实施例一不同之处在于，所述绝缘隔离结构240形成于半导体衬底210中，并且，所述绝缘隔离结构240位于所述平面螺旋电感主体230的间隔区域232的下方，即平面螺旋电感主体230的间隔区域232下方的半导体衬底表面的区域全部被绝缘材料所取代。

实施例三

请参考图3，其为本发明实施例三所提供的平面螺旋电感的俯视图。如图3所示，本实施例与其它实施例不同之处在于，平面螺旋电感300的绝缘隔离结构340形成于半导体衬底中，且所述绝缘隔离结构340位于多圈线圈331的最内圈线圈以内区域的下方，需要说明的是，所述最内圈线圈以内区域包括所述最内圈线圈本身，即平面螺旋电感主体330的中心处下方的半导体衬底表面的区域全部被绝缘材料所取代。

实施例四

请参考图4，其为本发明实施例四所提供的平面螺旋电感的俯视图。如图4所示，本实施例与其它实施例不同之处在于，平面螺旋电感400的绝缘隔离结构440形成于半导体衬底中，且所述绝缘隔离结构440位于平面螺旋电感主体430的间隔区域432的转角处的下方，即平面螺旋电感主体430的间隔区域432的转角处的下方的半导体衬底表面的区域全部被绝缘材料所取代。

接着，请参考图5，其为本发明各实施例所提供的平面螺旋电感与现有的平面螺旋电感的性能比较图。其中，所示平面螺旋电感主体的参数如下：线圈的导线宽度为20μm，线圈的导线之间的间距为20μm，平面螺旋电感主体的圈数为3.5，绝缘隔离结构的厚度为1μm，半导体衬底的材质为硅(电阻率为1kΩ·cm)，绝缘隔离结构的材质为二氧化硅。

其中，Q₁为现有的平面螺旋电感中的平面螺旋电感主体的品质因子，Q₂、Q₃、Q₄和Q₅分别为本发明实施例一、实施例二、实施例三和实施例四对应的平面螺旋电感的平面螺旋电感主体的品质因子。如图5所示，与现有的平面螺旋电感中的平面螺旋电感主体相比，本发明各实施例所提供的平面螺旋电感的平面螺旋电感主体的品质因子Q值均有不同程度的提高。

接下来，请参考表1，其为本发明各实施例的平面螺旋电感主体的品质因子Q₂、Q₃、Q₄和Q₅与现有的平面螺旋电感的平面螺旋电感主体Q₁的性能数据。

表1本发明各实施例的平面螺旋电感与现有的平面螺旋电感性能比较

由表1的数据对比可知，具有绝缘隔离结构的平面螺旋电感相比现有的平面螺旋电感，电感值L变化不大，但品质因子Q值均有明显提高。

综上所述，在本发明提供的平面螺旋电感中，针对平面螺旋电感主体下方电磁场集中分布处，增加了绝缘隔离结构，所述绝缘隔离结构形成于半导体衬底中并与平面螺旋电感主体相对应，所述绝缘隔离结构的电阻率较高，可减小耦合电流，并降低该绝缘隔离结构处的相对介电常数，从而减小有效介电常数，降低平面螺旋电感主体的衬底损耗；并且，所述绝缘隔离结构的工艺与CMOS的前端工艺兼容，可不增加任何制备成本，提高平面螺旋电感主体的品质因子，有利于获得更优的CMOS射频前端重要功能单元性能。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

平面螺旋电感专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。