专利摘要

专利摘要

本发明适用于集成电路技术领域，提供了一种欠压保护电路，包括电流镜模块、电流比较模块、参考电流产生模块、电阻模块和外接用电设备的缓冲器；电流镜模块包括第一MOS管和第二MOS管，电流比较模块包括第二MOS管和第三MOS管，参考电流产生模块包括第四MOS管，第二MOS管的漏极和第三MOS管的漏极与缓冲器的输入端连接，缓冲器采集第二MOS管和第三MOS管的漏极电压，若缓冲器的输出为高电平，则关断用电设备；若缓冲器的输出为低电平，则开启用电设备；并且，第三MOS管与第四MOS管的尺寸比例，根据第三MOS管与第四MOS管的阈值电压一阶温度系数计算获得。本发明提供的欠压保护电路具有温度稳定性好、结构简单、占用芯片面积小、兼容CMOS工艺、应用电压范围宽的特点。

权利要求

1.一种欠压保护电路，其特征在于，包括电流镜模块、电流比较模块、参考电流产生模块、电阻模块和缓冲器，所述缓冲器外接用电设备；

所述电流镜模块包括第一MOS管和第二MOS管，所述电流比较模块包括第二MOS管和第三MOS管，所述参考电流产生模块包括第四MOS管，所述电阻模块包括第一电阻和第二电阻；

所述电流镜模块中，所述第一MOS管的栅极和所述第二MOS管的栅极连接，所述第一MOS管的源极、所述第二MOS管的源极与外部电源连接，所述第一MOS管的漏极和栅极相互连接，所述第一MOS管的漏极还连接所述第四MOS管的漏极，所述第四MOS管的栅极和源极相互连接后接地，以使所述第二MOS管的漏极电流为所述第四MOS管中的漏极电流；

所述电流比较模块中，所述第二MOS管的源极与外部电源连接，所述第二MOS管的漏极与所述第三MOS管的漏极连接，所述第三MOS管的栅极与所述第一电阻的一端以及所述第二电阻的一端连接，所述第一电阻的另一端与外部电源连接，所述第二电阻的另一端接地；

所述第二MOS管的漏极和所述第三MOS管的漏极与所述缓冲器的输入端连接，以使所述缓冲器采集所述第二MOS管的漏极电压和所述第三MOS管的漏极电压，若所述缓冲器的输出为高电平，则关断所述用电设备；若所述缓冲器的输出为低电平，则开启所述用电设备；

其中，所述第三MOS管与所述第四MOS管的尺寸比例，根据所述第三MOS管与所述第四MOS管的阈值电压一阶温度系数计算获得。

2.如权利要求1所述的欠压保护电路，其特征在于，所述第一MOS管为PMOS管、所述第二MOS管为PMOS管、所述第三MOS管为NMOS管、所述第四MOS管为NMOS管。

3.如权利要求1或2任一项所述的欠压保护电路，其特征在于，所述第一MOS管为增强型PMOS管、所述第二MOS管为增强型PMOS管、所述第三MOS管为增强型NMOS管、所述第四MOS管为耗尽型NMOS管。

4.如权利要求1所述的欠压保护电路，其特征在于，所述电阻模块还包括第三电阻；

所述第三电阻的一端与所述第二电阻的另一端连接，所述第三电阻的另一端接地。

5.如权利要求4所述的欠压保护电路，其特征在于，还包括第五MOS管，所述第五MOS管的源极与所述第三电阻的另一端连接，所述第五MOS管的漏极与所述第三电阻的一端连接，所述第五MOS管的栅极与所述缓冲器的输出端连接；

所述第五MOS管导通时，所述第三电阻不接入所述欠压保护电路中；所述第五MOS管关断时，所述第三电阻接入所述欠压保护电路中，以提供电压迟滞。

6.如权利要求5所述的欠压保护电路，其特征在于，所述第五MOS管为增强型NMOS管。

7.如权利要求6所述的欠压保护电路，其特征在于，所述欠压保护电路的解除锁定阈值电压的计算公式为：

VH＝VG(R1+R2)/R2；

所述欠压保护电路的锁定阈值电压的计算公式为：

VL＝VG(R1+R2+R3)/(R2+R3)；

所述欠压保护电路的迟滞电压的计算公式为：

VHYS＝VH-VL＝VG(R1/R2-R1/(R2+R3))；

其中，VH表示欠压保护电路的解除锁定阈值电压，VL表示欠压保护电路的锁定阈值电压，VHYS表示迟滞电压，VG表示缓冲器输出电平发生翻转时的第三MOS管的栅极电压，R1、R2、R3分别表示第一电阻、第二电阻和第三电阻的阻值。

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种欠压保护电路。

背景技术

欠压保护电路广泛应用于集成电路中，以监测电源电压，防止用电设备在低压下工作异常。其原理为：当电源电压高于设定的解除锁定阈值电压时，欠压保护电路开启用电设备，保证正常工作；当电源电压低于设定的锁定阈值电压时，欠压保护电路暂时关断用电设备，直到电源电压恢复正常。

目前的欠压保护电路主要根据基准电压源分为两类，如图1和图2所示。

其中，图1所示的欠压保护电路包含采样电阻、带隙基准电压源和比较器，通过比较器比较基准电压源和采样电压，实现欠压保护，其特点是欠压保护电路的锁定阈值电压和解除锁定阈值电压精度高、温度稳定性好，但具有如下缺点：

1、电路中设有带隙基准电压源和比较器，增加了器件数量、功耗和电路复杂性；

2、带隙基准电压一般在1.25V左右，限制了应用电压范围，导致该电路不适合低压应用，最低电源一般在1.4V以上。

其中，图2所示的欠压保护电路没有采用独立基准源，而采用了带隙结构的电流比较器实现欠压保护，从而提供了一种无需独立基准源的欠压保护电路，其特点是电路结构简单、欠压保护电路的锁定阈值电压和解除锁定阈值电压温度稳定性好等。但具有如下缺点：

1、带隙结构的电流比较器中的带隙基准电压，仍然限制了应用电压范围，因为其电源电压不能低于带隙基准电压，即双极型晶体管Q1和Q2的基极电压，约为1.25V，若电源电压低于了带隙基准电压，则无法达到最佳温度补偿的效果；

2、带隙结构的电流比较器要使用BiCMOS工艺或者BCD工艺，无法与CMOS工艺兼容，因此若使用带隙结构的电流比较器，则不能使用CMOS工艺降低工艺成本；

3、电路中使用了多个NPN三极管实现带隙结构的电流比较器，导致芯片的面积较大。

综上，现在亟需一种新的欠压保护电路，克服上述传统欠压保护电路的缺点。

发明内容

本发明的主要目的在于提出一种欠压保护电路，以解决传统欠压保护电路结构性能不完善问题。

为实现上述目的，本发明实施例提供一种欠压保护电路，包括电流镜模块、电流比较模块、参考电流产生模块、电阻模块和缓冲器，所述缓冲器外接用电设备；

所述电流镜模块包括第一MOS管和第二MOS管，所述电流比较模块包括第二MOS管和第三MOS管，所述参考电流产生模块包括第四MOS管，所述电阻模块包括第一电阻和第二电阻；

所述电流镜模块中，所述第一MOS管的栅极和所述第二MOS管的栅极连接，所述第一MOS管的源极、所述第二MOS管的源极与外部电源连接，所述第一MOS管的漏极和栅极相互连接，所述第一MOS管的漏极还连接所述第四MOS管的漏极，所述第四MOS管的栅极和源极相互连接后接地，以使所述第二MOS管的漏极电流为所述第四MOS管中的漏极电流；

所述电流比较模块中，所述第二MOS管的源极与外部电源连接，所述第二MOS管的漏极与所述第三MOS管的漏极连接，所述第三MOS管的栅极与所述第一电阻的一端以及所述第二电阻的一端连接，所述第一电阻的另一端与外部电源连接，所述第二电阻的另一端接地；

所述第二MOS管的漏极和所述第三MOS管的漏极与所述缓冲器的输入端连接，以使所述缓冲器采集所述第二MOS管的漏极电压和所述第三MOS管的漏极电压，若所述缓冲器的输出为高电平，则关断所述用电设备；若所述缓冲器的输出为低电平，则开启所述用电设备；

其中，所述第三MOS管与所述第四MOS管的尺寸比例，根据所述第三MOS管与所述第四MOS管的阈值电压一阶温度系数计算获得。

可选地，所述第一MOS管为PMOS管、所述第二MOS管为PMOS管、所述第三MOS管为NMOS管、所述第四MOS管为NMOS管。

可选地，所述第一MOS管为增强型PMOS管、所述第二MOS管为增强型PMOS管、所述第三MOS管为增强型NMOS管、所述第四MOS管为耗尽型NMOS管。

可选地，所述电阻模块还包括第三电阻；

所述第三电阻的一端与所述第二电阻的另一端连接，所述第三电阻的另一端接地。

可选地，还包括第五MOS管，所述第五MOS管的源极与所述第三电阻的另一端连接，所述第五MOS管的漏极与所述第三电阻的一端连接，所述第五MOS管的栅极与所述缓冲器的输出端连接；

所述第五MOS管导通时，所述第三电阻不接入所述欠压保护电路中，所述第五MOS管的源极接地；所述第五MOS管关断时，所述第三电阻接入所述欠压保护电路中，以提供电压迟滞。

可选地，所述第五MOS管为增强型NMOS管。

可选地，所述欠压保护电路的解除锁定阈值电压的计算公式为：

VH＝VG(R1+R2)/R2；

所述欠压保护电路的锁定阈值电压的计算公式为：

VL＝VG(R1+R2+R3)/(R2+R3)；

所述欠压保护电路的迟滞电压的计算公式为：

VHYS＝VH-VL＝VG(R1/R2-R1/(R2+R3))；

其中，VH表示解除锁定阈值电压，VL表示锁定阈值电压，VHYS表示迟滞电压，VG表示缓冲器输出电平发生翻转时的第三MOS管的栅极电压，R1、R2、R3分别表示第一电阻、第二电阻和第三电阻的阻值。

本发明实施例提出一种欠压保护电路，使用MOS管建立电流镜模块、电流比较模块和参考电流产生模块，结合电阻模块和缓冲器，从而对与缓冲器连接的用电设备提供欠压保护功能，在本发明实施例提供的欠压保护电路中，未使用带隙基准结构，而通过第三MOS管与第四MOS管的阈值电压一阶温度系数约束第三MOS管与第四MOS管的尺寸比例，保证欠压保护电路的锁定阈值电压和解除锁定阈值电压的温度稳定性，且电路结构简单、设计复杂度低、占用芯片面积小、兼容CMOS工艺。而在实际应用中，本发明实施例提供的欠压保护电路的应用电压范围宽，由MOS管阈值电压决定电路的欠压保护锁定阈值电压和解除锁定阈值电压，因此，使用本发明实施例提供的欠压保护电路，电源电压可以小于1.4V，并且可以随CMOS工艺线宽的缩小而进一步减小。

附图说明

图1为传统欠压保护电路的结构示意图；

图2为传统欠压保护电路的另一结构示意图；

图3为本发明实施例提供的欠压保护电路的结构示意图；

图4为本发明实施例提供的另一欠压保护电路的结构示意图；

图5为本发明实施例提供的欠压保护电路的仿真结果示意图；

图6为本发明实施例提供的欠压保护电路的仿真结果的另一示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，在本文中，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

在本文中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身并没有特定的意义。因此，"模块"与"部件"可以混合地使用。

在后续的描述中，发明实施例序号仅仅为了描述，不代表实施例的优劣。

如图3所示，本发明实施例提供一种欠压保护电路100，包括电流镜模块10、电流比较模块20、参考电流产生模块30、电阻模块40和缓冲器50。

其中，电流镜模块10包括第一MOS管M1和第二MOS管M2，电流比较模块20包括第二MOS管M2和第三MOS管M3，参考电流产生模块30包括第四MOS管M4，电阻模块40包括第一电阻R1和第二电阻R2。

可以理解的是，电阻模块40中的第一电阻R1和第二电阻R2可以为单独的电阻，也可以为串联的电阻组件。

本发明实施例中，上述电流镜模块10和参考电流产生模块30中各电子器件的连接关系如下：

第一MOS管M1的栅极和第二MOS管M2的栅极连接，第一MOS管M1的源极、第二MOS管M2的源极与外部电源VDD连接，第一MOS管M1的漏极和栅极相互连接，第一MOS管M1的漏极还连接第四MOS管M4的漏极，第四MOS管M4的栅极和源极相互连接后接地。

其中，第一MOS管M1为增强型PMOS管、第二MOS管M2为增强型PMOS管、第三MOS管M3为增强型NMOS管、第四MOS管M4为耗尽型NMOS管。

因此，上述电流镜模块10和参考电流产生模块30的工作原理为：第四MOS管M4的栅极接地，则第四MOS管M4始终处于导通状态，作为参考电流源产生电路。而第一MOS管M1的栅极以及第二MOS管M2的栅极都接入第一MOS管M1的漏极和第四MOS管的漏极，因此，正常工作状态下，第一MOS管M1和第二MOS管M2也始终导通，且第四MOS管M4的漏极电流可以以1:1的比例，镜像到第二MOS管M2的漏极，以使第二MOS管M2的漏极电流与第四MOS管M4中的漏极电流相等，用公式表述为：ID4＝ID1＝ID2，式中，ID4表示第四MOS管M4的漏极电流，ID1表示第一MOS管M1的漏极电流，ID2表示第二MOS管M2的漏极电流。

在本发明实施例中，电流比较模块20各电子器件的连接关系如下：

第二MOS管M2的源极与外部电源连接，第二MOS管M2的漏极与第三MOS管M3的漏极连接，第三MOS管M3的栅极与第一电阻R1的一端以及第二电阻R2的一端连接，第一电阻R1的另一端与外部电源连接，第二电阻R2的另一端接地；第二MOS管M2的漏极和第三MOS管M3的漏极与缓冲器50的输入端连接，以使缓冲器50采集第二MOS管M2的漏极电压和第三MOS管M3的漏极电压。

其中，第二MOS管M2为增强型PMOS管，第三MOS管M3为增强型NMOS管。

因此，上述电流比较模块20的工作原理为：第三MOS管M3的栅极电压为第一电阻R1和第二电阻R2公共端的电压，若外部电源VDD使第一电阻R1和第二电阻R2公共端的电压小于缓冲器50输出电平发生翻转时的第三MOS管M3的栅极电压，第三MOS管M3的漏极电流小于第二MOS管M2的漏极电流，缓冲器50的输出UVLO为高电平，即所述欠压保护电路100的输出为高电平，最终关断用电设备。若外部电源VDD使第一电阻R1和第二电阻R2公共端的电压大于缓冲器50输出电平发生翻转时的第三MOS管M3的栅极电压，第三MOS管M3的漏极电流大于第二MOS管M2的漏极电流，缓冲器50的输出UVLO为低电平，即所述欠压保护电路100的输出为低电平，最终开启用电设备。用公式表述为：若外部电源VDD足够大，以至于VG3>VG，则ID3>ID2，缓冲器50的输出UVLO为低电平，用电设备开启。若外部电源VDD比较小，以至于VG3<VG，则ID3<ID2，缓冲器50的输出UVLO为高电平，关断用电设备，其中，VG3为第三MOS管M3的栅极电压，VG为缓冲器50输出电平发生翻转时的第三MOS管M3的栅极电压。

结合图3所示的欠压保护电路100，若外部电源VDD比较小，以至于VG3<VG，则ID3<ID2，缓冲器50的输出UVLO为高电平，关断用电设备时，可以得到欠压保护电路的关断阈值电压，用公式表述为：

V＝VG(R1+R2)/R2；

上式表示，当电源电压在关断阈值电压这个值时，或在关断阈值电压这个值以下时，关闭用电设备。

需要说明的是，VG最低电压由MOS管阈值电压决定，随着工艺尺寸的缩小，MOS管阈值电压也会减小，因此，本发明实施例提供的欠压保护电路的最低工作电压随之减小，应用电压范围不断向低电压拓展。

在实际应用中，本发明实施例提供的欠压保护电路100的电源电压可以小于1.4V，并且可随CMOS工艺线宽的缩小而进一步减小，如在0.18μm的CMOS工艺中，电源电压可低于1V。

在本发明实施例中，还对第三MOS管M3与第四MOS管M4的尺寸比例进行限定，其中，第三MOS管M3与第四MOS管M4的尺寸比例，根据第三MOS管M3与第四MOS管M4的阈值电压一阶温度系数计算获得。

本发明实施例还对上述的根据所述第三MOS管与所述第四MOS管的阈值电压一阶温度系数计算所述第三MOS管与所述第四MOS管的尺寸比例的方法，进行详细说明，在具体应用中，当缓冲器50的输出电平发生翻转时，第三MOS管M3的漏极电流等于第二MOS管M2的漏极电流，用公式表示为：

ID4＝ID2＝ID3(1)

根据MOS特性，可将上式(1)转化为：

上式(2)中，μn为电子迁移率，COX为栅氧化层单位面积电容， 分别为M4、M3的宽长比；VTH4、VTH3分别为第四MOS管M4、第三MOS管M3的阈值电压，VG表示缓冲器输出电平发生翻转时的第三MOS管M3的栅极电压。

从公式(2)可以推导出VG的表达式如下：

其中，VTH4是负值，因此上式(3)中等式右边的运算符为减号而不是加号。按照NMOS管阈值电压的一阶温度系数模型，可以得出第四MOS管M4和第三MOS管M3的阈值电压温度函数：

VTH4(T)＝VTH40-α(T-T0) (4)

VTH3(T)＝VTH30-β(T-T0) (5)

上式(4)和(5)中，T为热力学温度，VTH40、VTH30分别为T＝T0时第四MOS管M4和第三MOS管M3的阈值电压，α、β分别为第四MOS管M4和第三MOS管M3的阈值电压一阶温度系数，α、β均为正值。

将公式(4)、(5)代入公式(3)中，可以得出缓冲器50输出电平发生翻转时的第三MOS管M3的栅极电压VG的温度函数：

在上式(6)中，可以得出，VG最低电压由第三MOS管M3和第四MOS管M4的阈值电压决定。且显然，缓冲器50输出电平发生翻转时的第三MOS管M3的栅极电压VG的温度函数可以与温度无关，其需要满足：

即：

上式(8)的含义是：通过调节第三MOS管M3和第四MOS管M4的宽长比，可以调节VG与温度的关系，使得VG与温度无关，再结合上述的欠压保护电路的关断阈值电压表达公式：V＝VG(R1+R2)/R2，可以得出本发明实施例提供的欠压保护电路的性能，不受温度变化的影响。

如图4所示，本发明实施例还提出了另一欠压保护电路200，与上述图1的欠压保护电路100的组成模块相同，均包括电流镜模块10、电流比较模块20、参考电流产生模块30、电阻模块40和缓冲器50。但在图4所示的欠压保护电路200中，电阻模块40包括第三电阻R3，第三电阻R3的一端与第二电阻R2的另一端，即与第二电阻R2原本接地的一端连接，则第三电阻R3的另一端接地。

在实际应用中，若上述的欠压保护电路100中接入了第三电阻R3，即构成欠压保护电路200后，其的欠压保护关断阈值电压V也更新为V’，用公式表述为：

V'＝VG(R1+R2+R3)/(R2+R3)。

可见，此时的关断阈值电压V’小于基于图3所示的欠压保护电路100的关断阈值电压V，因此，本发明实施例中，将关断阈值电压V设为解除锁定阈值电压，改用VH表示；将关断阈值电压V’设为锁定阈值电压，改用VL表示；还通过第五MOS管M5，调整第三电阻R3是否接入欠压保护电路200，以得到第三电阻R3不接入时的解除锁定阈值电压VH、第三电阻R3接入时的锁定阈值电压VL和基于第三电阻R3计算的迟滞电压，其中，迟滞电压可以增强欠压保护电路的抗干扰能力，防止欠压保护电路在关断阈值电压V附近不停地开启和关断。

如图4所示，本发明实施例中，第五MOS管M5与第三电阻R3的连接关系为：第五MOS管M5的源极与第三电阻R3的另一端连接，第五MOS管M5的漏极与第三电阻R3的一端连接，即第五MOS管M5的漏极和源极分别连接在第三电阻R3的两端，第五MOS管M5的栅极与缓冲器的输出端连接；则第五MOS管M5导通时，第三电阻R3不接入欠压保护电路中；第五MOS管M5关断时，第三电阻R3接入欠压保护电路中，提供电压迟滞。

其中，第五MOS管为增强型NMOS管。

因此，缓冲器输出高电平时，关断所述用电设备，同时，使第五MOS管M5导通，欠压保护电路200中不接入第三电阻R3；缓冲器输出低电平时，开启用电设备，同时，第五MOS管M5关断，欠压保护电路200中接入第三电阻R3，提供电压迟滞。

结合图4所示的电路，则所述欠压保护电路的解除锁定阈值电压的计算公式为：

VH＝VG(R1+R2)/R2；

所述欠压保护电路的锁定阈值电压的计算公式为：

VL＝VG(R1+R2+R3)/(R2+R3)；

所述欠压保护电路的迟滞电压的计算公式为：

VHYS＝VH-VL＝VG(R1/R2-R1/(R2+R3))。

在本发明实施例中，解除锁定阈值电压VH大于锁定阈值电压VL，则两者的差值VH-VL定义为迟滞电压VHYS。

其中，解除锁定阈值电压表示当电源电压在VH以上的时候，开启所述用电设备。锁定阈值电压表示当电源电压在VL以下的时候，关断用电设备。而迟滞电压则表示VH与VL之间的差值，当电源电压在这之间时，欠压保护电路的输出是开启用电设备还是关断用电设备，取决于电源电压属于上升阶段还是下降阶段，其中，如果是上升阶段，由于电源电压低于解除锁定阈值电压，所以欠压保护电路输出高电平，此时关断用电设备；如果是下降阶段，由于电源电压高于锁定阈值电压，所以欠压保护电路输出低电平，此时开启用电设备。

需要说明的是，由于缓冲器输出电平发生翻转时的第三MOS管M3的栅极电压VG的温度函数可以与温度无关，因此，以上所示的欠压保护解除锁定阈值电压VH、锁定阈值电压VL和迟滞电压VHYS均与温度无关。

如图5和图6所示，本发明实施例还基于如图4所示的欠压保护电路200，提供其仿真结果。

图5中，横坐标表示电源电压，单位为伏特，纵坐标为欠压保护电路的输出电压，单位为伏特，图5中，a点表示温度在-55℃时，欠压保护电路的锁定阈值电压为2.263V，b表示温度在-55℃时，欠压保护电路的解除锁定阈值电压为2.456V；c点表示温度在25℃时，欠压保护电路的锁定阈值电压为2.268V，d点表示温度在25℃时，欠压保护电路的解除锁定阈值电压为2.462V；e点表示温度在125℃时，欠压保护电路的锁定阈值电压为2.254V，f点表示温度在125℃时，欠压保护电路的解除锁定阈值电压为2.469V。

图6通过表格，对图5所示的仿真结果进行数据展示，图6中，显示了不同温度下(以-55℃、25℃、125℃为例)，欠压保护电路200的输出电压，即缓冲器50的输出UVLO随电源电压的变化。

由图5和图6可以得出，本发明实施例提供的欠压保护电路，VH、VL随温度的变化均在15mV以内，VHYS随温度的变化为22mV，因此，可以表明本发明实施例中，根据第三MOS管与第四MOS管的阈值电压一阶温度系数设计第三MOS管与第四MOS管的尺寸比例，可以使得欠压保护电路具有较好的温度性能。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

一种欠压保护电路专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。