专利摘要

本发明提出一种多手段融合的星载接收机的抗单粒子方法，所述方法包括如下步骤：三模冗余设计，存储单元回读自刷新，EDAC校验设计，ICAP刷新设计，自主复位设计，根据运转周期设置自主复位的时间，选择单机非接收信号时间段执行整机的复位。本发明采用多种手段融合的方法，增强了星载接收机防护单粒子效应的能力。本发明适应性好，不仅使用于导航系统的星载接收机，还可适用于雷达、通信系统的星载接收机，同时还适用部分星载发射机，能够增强星载无线电收发终端对单粒子效应的防护能力。

权利要求

1.一种多手段融合的星载接收机的抗单粒子方法，所述的星载接收机的数字信号处理部分包括依次连接的模数转换器ADC采样、数字下变频器、抗干扰模块、二次量化模块、捕获模块、跟踪模块、存储器和译码模块，所述的星载接收机的接口部分包括串口、1553B接口和各芯片之间的接口；其特征在于，所述方法包括如下步骤

步骤一、三模冗余设计，根据所述各模块对接收机的重要程度、所述模块的三模冗余设计需要的资源消耗量，选择接收机的公共模块、各个接口模块和固定存储器进行三模冗余处理；

步骤二、存储单元回读自刷新，设计存储单元在读取当前值时，通过FPGA读取与当前读取地址相关联的多个相关数据值，然后将所述的多个相关数据值以原来的地址再次写入存储单元中；

步骤三、EDAC校验设计，在数据写入时，根据写入的数据生成校验码，与相应的数据一起储存，在读取数据时，同时也将校验码读出，进行判决；

步骤四、ICAP刷新设计，通过DSP、存储芯片配合进行刷新，存储芯片中存储了FPGA的可执行文件，DSP通过FPGA自带的接口将存储芯片中的可执行文件不停的写入到FPGA内部，以达到刷新；

步骤五、自主复位设计，根据运转周期设置自主复位的时间，选择单机非接收信号时间段执行整机的复位。

2.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤一中，根据接收机资源的冗余量，选择对二次量化模块和捕获模块、跟踪模块、译码模块三个模块中至少一个执行三模冗余处理；和/或对与被选择的模块关联的固定存储器执行三模冗余处理；和/或对串口模块做三模冗余处理。

3.如权利要求2所述的星载接收机的抗单粒子方法，其特征在于：对接收机相关的全部固定存储器执行三模冗余处理，其中对星载接收机中的程序进行执行时，可包括如下步骤：S101,将星载接收机的所有应用程序做三份存储，其中，应用程序的存储空间分割为主分区、冗余分区1、冗余分区2；所述DSP芯片访问的存储器FLASH的地址空间为32个扇区，每个扇区可以存放64KB程序，用户主程序不超过640KB，则第一份主程序从扇区0～扇区9顺序固化，第二份主程序从扇区10～扇区19顺序固化，第三份主程序从扇区20～扇区29顺序固化；

S102,在主分区、冗余分区1、冗余分区2的每个应用程序存储时，为该应用程序生成三份同样的校验码，生成的校验码写入该应用程序的校验码文件；

S103,星载应用程序运行过程中，周期性的对主分区、冗余分区1或冗余分区2中的每个应用程序的三份校验码进行“三取二”比对和刷新；按照目前DSP用户程序的规模以及FLASH芯片的集成度，可将三份相同的用户主程序固化在两片FLASH中，FLASH1与FLASH2互为备份，各固化三份用户主程序；将监控程序固化于PROM中，产品上电后，监控程序作为二级启动程序完成DSP初始化，之后通过读取FPGA内部的在轨编程寄存器，根据其中寄存器的值为0001H，则进入三取二加载主程序，若寄存器值为F13H，则进入在轨编程状态。

4.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤二包括以下子步骤：

数字控制振荡器在读取当前地址的相位值和幅值时，通过FPGA取关联的k个地址的相位值和幅值，然后将所述当前地址和k个关联地址的相位值和幅值再次写入存储单元的原地址中，k≥0。

5.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤二包括以下子步骤：包括自刷新读取累加器模块，该自刷新读取累加器模块读入数字信号处理器输出的当前读取数据的地址值，同时将该当前读取数据的地址值addrcr加数值i作为关联地址起始值addrcor =addrcr+i，i为通过随机发生器产生的随机数，或者为顺序递增的某个数，如i的初始值为1，每自刷新一次，i自动加1，当i大于某个数之后，i重新置为1，取关联地址起始值开始的k个地址，k≥1，并将k个关联地址对数字信号处理器存储器最大地址取模：addrk1=(addrk) mod Addrmax，addrk1 表示取模后的关联地址，addrk 表示取模前的关联地址，addrk=addrcor +j，j=0...k-1，Addrmax表示数字信号处理器存储器最大地址，如果关联地址addrk<数据存储器的最大存储地址Addrmax，则取模后的地址不变，即addrk1=addrk，如果关联地址addrk>数据存储器的最大存储地址Addrmax，则取模后的地址为关联地址-存储器最大地址，addrk1=addrk - Addrmax，然后输出当前地址值addrcr存储的数据和与该当前地址相关联的k个地址addrk1存储的k个数据，通过FPGA从存储单元中同时读取当前读取数据，和与当前读取数据关联相关联的k个地址存储的数据，并将所述的数据再次写入存储单元的原地址位置，即写入当前地址值addrcr和与该当前地址相关联的k个地址addrk1，实现存储单元回读自刷。

6.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤三中包括以下子步骤：

在读取数据同时读取校验码，进行判决，

如果出现少数比特的数据错误，执行自动纠错，输出正确的结果；

如果出现多个比特的数据错误，则生成中断报告，接收机进行异常处理。

7.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤五中，设计在中国境内接收地面站的信号，在中国境外时间执行整机的复位，整机复位步骤包含FPGA、DSP的复位。

8.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤四中，设计FPGA内部的电路与烧写文件一一对应，通过解析烧写文件的数据帧，DSP在间歇不停的通过ICAP接口向FPGA注入烧写文件原始的数据帧，执行FPGA内部电路刷新。

9.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤三中，DSP通过FPGA与外部的SRAM芯片连接，FPGA执行DSP与SRAM数据交互的中转作用，在FPGA内部对中转的数据进行错误检测与纠正，包括如下步骤：S301：检测配置数据帧地址是否是不需要ECC校验的帧地址；若所述配置数据帧地址符合屏蔽规则，则判断所述配置数据帧地址是不需要ECC校验的帧地址；若所述配置数据帧地址不符合所述屏蔽规则，则判断所述配置数据帧地址是需要ECC校验的帧地址；步骤S302：若所述配置数据帧地址是不需要ECC校验的帧地址，则不对所述配置数据帧地址对应的配置数据帧进行ECC校验；步骤S303：若所述配置数据帧地址不是不需要ECC校验的帧地址，则对所述配置数据帧地址对应的配置数据帧进行ECC校验，产生不校验标志信号。

10.如权利要求9所述的星载接收机的抗单粒子方法，其特征在于：其中接收用户配置的屏蔽规则，所述屏蔽规则包括屏蔽标识位，所述屏蔽标识位的位数是1 位或多位。

说明书

技术领域

本发明属于星载接收机技术领域，尤其涉及一种多手段融合的星载接收机抗单粒子方法。

背景技术

随着人类对天空探索脚步的不断加快，对太空的认识也逐步加深，越来越来的科学技术应用于太空。卫星是人类探索、利用空间资源的重要载体，以地球的人造卫星为例，形成了高轨、中轨、低轨不同的卫星轨道体系。无线电接收机是卫星与卫星、卫星与地面进行通信的关键设备，是保持卫星受控、可利用的重要手段，目前通信、导航、雷达等多种类型的无线电接收机均在卫星上有所应用。

星载无线电接收机与地面接收机的最大不同是面临太空的复杂电磁环境，单粒子效应是星载接收机面临的最大难题。造成单粒子效应的辐射源包括空间中的高能质子、重离子以及大气中的高能中子及热中子。单个空间高能带电粒子击中微电子期间的敏感部位，由于电离作用产生额外电荷，使器件逻辑状态改变、功能受到干扰或失效。单粒子效应的种类主要包括单粒子翻转、单粒子锁定、单粒子烧毁、单粒子栅击穿等。单粒子翻转是单个高能粒子作用于半导体器件，引发器件的逻辑状态发生异常变化，进而近期软件的运行异常，这也是最常见的单粒子效应，该效应不会引起半导体器件的损坏。单粒子锁定、单粒子烧毁、单粒子栅击穿会对硬件造成不可恢复的损坏。因此，通过软件防护只能提升器件的单粒子翻转防护性能。由于现在的卫星日益复杂，高性能的微电子器件被大量应用在卫星系统中，单粒子效应的危害十分严重，当单粒子效应造成星载无线电接收机的逻辑混乱时，可能会造成灾难性的后果。

已公开中国专利CN102567243A公开了一种存储设备的刷新处理方法和存储设备，公开了对存储器使用多次刷新的方法保持存储器的内容正确。

已公开中国专利CN104035828A公开了一种FPGA的空间辐照综合防护方法及装置，提出了采用多种抗辐照的防护措施，其中包括存储器定时刷新、部分变量采用三模冗余设计和设计定时复位的措施来克服辐射对空间设备的干扰；但该专利公开集中在上位的概念性描述。对实际设计方法描述较为模糊。

已公开中国专利CN111552500A和CN111650992A公开了有关三模冗余的设计的具体电路结构。但没有记载具体的使用对象。

人类探索太空已有数十年，对单粒子效应已经有了较为深刻的认识，对其防护也有了多种方法，主要有三种方法：三模冗余设计、系统复位、逻辑刷新。三模冗余是最常用的一种容错设计技术，三个模块同时执行相同的操作，以多数相同的输出作为表决系统的正确输出，三个模块中只要有两个模块不出现错误，就能掩蔽掉错误的输出，保证系统正确的输出，可以大大提高系统的可信性，但是实现中往往由于微电子器件的资源有限而无法整个系统的三模处理。系统复位可以解决软件运行的问题，还可通过重新加载软件或者重新写入软件达到软件正常工作的状态。逻辑刷新通常是宇航级微电子期间自带的功能，能够实现器件内部逻辑电路的刷新，但是无法实现寄存器的刷新。

发明内容

为解决上述技术问题，本发明提出了一种本发明要解决的技术问题在于，针对星载接收机数字信号处理器存在被单粒子打翻的风险，设计了一种基于多手段融合的星载接收机抗单粒子方法。该方法综合运用三模冗余设计、存储单元回读自刷新、EDAC（ErrorDetection And Correction，错误检测与纠正）校验设计、ICAP（Internal ConfigurationAccess Port，内部配置访问接口）刷新设计、自主复位等方法，可以有效增强星载接收机数字信号处理器的单粒子防护问题。

本发明提供一种多手段融合的星载接收机的抗单粒子方法，所述的星载接收机的数字信号处理部分包括依次连接的模数转换器ADC采样、数字下变频器、抗干扰模块、二次量化模块、捕获模块、跟踪模块、存储器和译码模块，所述的星载接收机的接口部分包括串口、1553B接口和各芯片之间的接口；所述方法包括如下步骤

步骤一、三模冗余设计，根据所述各模块对接收机的重要程度、所述模块的三模冗余设计需要的资源消耗量，选择接收机的公共模块、各个接口模块和固定存储器进行三模冗余处理；

步骤二、存储单元回读自刷新，设计存储单元在读取当前值时，通过FPGA读取与当前读取地址相关联的多个相关数据值，然后将所述的多个相关数据值以原来的地址再次写入存储单元中；

步骤三、EDAC校验设计，在数据写入时，根据写入的数据生成校验码，与相应的数据一起储存，在读取数据时，同时也将校验码读出，进行判决；

步骤四、ICAP刷新设计，通过DSP、存储芯片配合进行刷新，存储芯片中存储了FPGA的可执行文件，DSP通过FPGA自带的接口将存储芯片中的可执行文件不停的写入到FPGA内部，以达到刷新；

步骤五、自主复位设计，根据运转周期设置自主复位的时间，选择单机非接收信号时间段执行整机的复位。进一步的，所述步骤一中，选择接收机的公共模块、各个接口模块、固定存储器进行三模冗余处理。

优选的根据接收机资源的冗余量，选择对二次量化模块和捕获模块、跟踪模块、译码模块三个模块中至少一个执行三模冗余处理；和/或对与被选择的模块关联的固定存储器执行三模冗余处理；和/或对串口模块做三模冗余处理。

对接收机相关的全部固定存储器执行三模冗余处理，可包括如下步骤：S101,将星载接收机的所有应用程序做三份存储，其中，应用程序的存储空间分割为主分区、冗余分区1、冗余分区2；所述DSP芯片访问的存储器FLASH的地址空间为32个扇区，每个扇区可以存放64KB程序，用户主程序不超过640KB，则第一份主程序从扇区0～扇区9顺序固化，第二份主程序从扇区10～扇区19顺序固化，第三份主程序从扇区20～扇区29顺序固化；

S102,在主分区、冗余分区1、冗余分区2的每个应用程序存储时，为该应用程序生成三份同样的校验码，生成的校验码写入该应用程序的校验码文件；

S103,星载应用程序运行过程中，周期性的对主分区、冗余分区1或冗余分区2中的每个应用程序的三份校验码进行“三取二”比对和刷新；按照目前DSP用户程序的规模以及FLASH芯片的集成度，可以将三份相同的用户主程序固化在两片FLASH中，FLASH1与FLASH2互为备份，各固化三份用户主程序。将监控程序固化于PROM中，产品上电后，监控程序作为二级启动程序完成DSP初始化，之后通过读取FPGA内部的在轨编程寄存器，根据其中寄存器的值为0001H，则进入三取二加载主程序，若寄存器值为F13H，则进入在轨编程状态。

进一步的，所述步骤二包括以下子步骤：

数字控制振荡器在读取当前地址的相位值时，通过FPGA取其相邻接的n个地址的相位值，然后将所述的读取的相邻接的n个地址的相位值再次写入存储单元的原地址中，其中n是正数。

进一步的，所述步骤二包括以下子步骤：包括自刷新读取累加器模块，该自刷新读取累加器模块读入数字信号处理器输出的当前读取数据的地址值，将该地址值加1到n数值，n是正数，且n≤数据存储器的数据位宽度，然后输出当前读取数据的地址信号和与该地址信号相关联的1到n位多位地址信号，通过FPGA从存储单元中同时读取当前读取数据，和与当前读取数据关联相关联的1到n位多位地址的数据，并将所述的数据再次写入存储单元的原地址位置。

进一步的，所述步骤三中包括以下子步骤：

在读取数据同时读取校验码，进行判决，

如果出现少数比特的数据错误，执行自动纠错，输出正确的结果；

如果出现多个比特的数据错误，则生成中断报告，接收机进行异常处理。

进一步的，所述步骤五中，设计在中国境内接收地面站的信号，在中国境外时间执行整机的复位。

优选的，所述的整机复位步骤包含FPGA、DSP的复位。

进一步的，所述步骤四中，设计FPGA内部的电路与烧写文件一一对应，通过解析烧写文件的数据帧，DSP在间歇不停的通过ICAP接口向FPGA注入烧写文件原始的数据帧，执行FPGA内部电路刷新。

进一步的，所述步骤三中，DSP通过FPGA与外部的SRAM芯片连接，FPGA执行DSP与SRAM数据交互的中转作用，在FPGA内部对中转的数据进行错误检测与纠正。DSP通过FPGA与外部的SRAM芯片连接，FPGA执行DSP与SRAM数据交互的中转作用，在FPGA内部对中转的数据进行错误检测与纠正，包括如下步骤：S301：检测配置数据帧地址是否是不需要ECC校验的帧地址；若所述配置数据帧地址符合所述屏蔽规则，则判断所述配置数据帧地址是 不需要ECC校验的帧地址；若所述配置数据帧地址不符合所述屏蔽规则，则判断所述配置数 据帧地址是需要ECC校验的帧地址；步骤S302：若所述配置数据帧地址是不需要ECC校验的帧地址，则不对所述配置数据帧地址对应的配置数据帧进行ECC校验；步骤S303：若所述配置数据帧地址不是不需要ECC校验的帧地址，则对所述配置数 据帧地址对应的配置数据帧进行ECC校验，产生不校验标志信号。进一步，其中接收用户配置的屏蔽规则，所述屏蔽规则包括屏蔽标识位，所述屏蔽标识位的位数是1 位或多位。

本发明的有益效果是：采用多种手段融合的方法，增强了星载接收机防护单粒子效应的能力。本发明适应性好，不仅使用于导航系统的星载接收机，还可适用于雷达、通信系统的星载接收机，同时还适用部分星载发射机，能够增强星载无线电收发终端对单粒子效应的防护能力。

附图说明

图1是多手段融合的抗单粒子框图。

图2是自主复位流程图。

图3是ICAP刷新处理流程图。

图4 EDAC校验处理流程图。

图5三模表决器示意图。

具体实施方式

本发明解决技术问题所采用不同技术手段的技术方案如下：

（1）三模冗余设计。星载接收机的数字信号处理部分依次包含了ADC（Analog toDigital Converter，模数转换器）采样、数字下变频、抗干扰、二次量化、捕获、跟踪、译码等模块，在接口部分包含了串口、1553B接口以及芯片之间的接口。在FPGA资源允许的情况下，应该进行将所有模块进行三模处理，星载接收机才会具有高可靠性。但是，星载FPGA的资源有限，往往无法实现全三模处理。因此，应该根据模块的重要程度、模块的资源消耗进行三模处理，优先对公共部分、接口、固定存储器进行三模处理。

（2）存储单元回读自刷新。以星载接收机数字信号处理器中的载波NCO（Numerically Controlled Oscillatior，数字控制振荡器）为例，预先对预定周期的正弦波相位和幅值进行采样，并存储在数字信号处理器。在自刷新时，通过对数字信号处理器不同存储地址读取，获得不同存储地址存储的正弦波的相位值和幅值，一个时钟周期仅取一个相位值和幅值，不存在一次取多个值的情况，且在当前地址已知的情况下，下一个地址是可预测的，因此，可以设计读取当前值时，通过FPGA取其它地址的值，然后再次写入存储单元中，可以预防单粒子的累计效应对载波的影响。对于其它存储内容，比如本地存储码等，同样可以适用该方法。

（3）EDAC校验设计。星载接收机数字信号处理器通常由FPGA与DSP共同完成。根据检错、纠错原理，主要是在数据写入时，根据写入的数据生成校验码，与相应的数据一起保存起来，在读取时，同时也将校验码读出，进行判决。如果出现少数比特的数据错误，可以进行自动纠错，将正确的结果输出，如果出现多个比特的数据错误，则产生中断报告，接收机进行异常处理。通过EDAC校验设计，可以提高系统的抗干扰能力，从而提高系统的可靠性。

（4）ICAP刷新设计。ICAP刷新是Xilinx公司旗下FPGA自带的功能，通过DSP、存储芯片配合进行刷新，存储芯片中存储了FPGA的可执行文件，DSP通过FPGA自带的接口将存储芯片中的可执行文件不停的写入到FPGA内部，以达到刷新的目的。且FPGA自带的接口具备自检功能，如果发现接口发生了单粒子翻转，那么无法进行刷新，只能择机进行整机的复位才能解决。ICAP刷新对微电子器件内部逻辑电路的单粒子防护能力提升具有较好效果。

（5）自主复位设计。FPGA的复位是解决单粒子效应影响的重要方法，但是复位过程中会导致信号中断。以北斗卫星导航系统空间段的上行接收单机为例，该单机只有在中国境内才需要正常接收地面站的信号，在境外无需接收信号，因此可以利用在境外的时间进行整机的复位（包含FPGA、DSP的复位），可以起到预防单粒子效应的效果。由于卫星绕地球运转的周期固定，因此可以根据运转周期设置自主复位的时间。

以下结合附图对本发明的具体实施方式作出详细说明。

为了使本发明的目的、技术方案及有益效果更加清楚明白，下面结合附图对本发明进行进一步说明。

图1是本发明的系统框图。如图所示，包括以下步骤：

第一步：自主复位设计，从顶层彻底解决单粒子效应带来的影响，需要根据星载接收机的实际情况确定自主复位的时机与周期。在某卫星单机中，接收终端每天仅在有限的时间内接收信号，因此可以在不接收信号的情况下择机由DSP发起整机的自主复位，其复位流程如图2所示。软件加载/初始化完成后，判断是否接收到信号，如果接收到信号，进行信号业务处理，处理结束后继续接收信号，如果未接收到信号，则进行计数器倒计时计数，如果计时达到时间阈值，则进行DSP整机复位，复位结束后重新接收信号。

第二步：ICAP刷新设计，从微电子器件本身的角度出发，解决逻辑电路单粒子防护的问题。FPGA内部的电路与烧写文件一一对应，通过解析烧写文件的数据帧，DSP在间歇不停的通过ICAP接口向FPGA注入烧写文件原始的数据帧，即实现了FPGA内部电路刷新的问题，其处理流程如图3所示。

第三步：EDAC校验设计，主要解决DSP程序片外运行时的单粒子防护问题。DSP通过FPGA与外部的SRAM芯片连接，FPGA起到DSP与SRAM数据交互的中转作用，在FPGA内部对中转的数据进行错误检测与纠正，其处理流程如图4所示。其中FPGA内部进行数据的错误检测与纠正具体可采用如下步骤：S301：检测配置数据帧地址是否是不需要ECC校验的帧地址。在一些可能的实现方式中，可以通过配置数据帧地址是否符合屏蔽规则来检测不需要ECC校验的帧地址。具体而言，所述步骤S301可以包括：检测所述配置数据帧地址是否 符合屏蔽规则；若所述配置数据帧地址符合所述屏蔽规则，则判断所述配置数据帧地址是 不需要ECC校验的帧地址；若所述配置数据帧地址不符合所述屏蔽规则，则判断所述配置数据帧地址是需要ECC校验的帧地址。步骤S302：若所述配置数据帧地址是不需要ECC校验的帧地址，则不对所述配置数据帧地址对应的配置数据帧进行ECC校验。步骤S303：若所述配置数据帧地址不是不需要ECC校验的帧地址，则对所述配置数 据帧地址对应的配置数据帧进行ECC校验。在SEU纠错过程中，用户可以配置不需要ECC校验的帧地址，例如可以将容易产生 误报的帧地址配置为不需要ECC校验，对于不需要校验的帧地址，将不进行数据回读和ECC 校验，增加了ECC校验的灵活性，避免因噪声可能导致的数据误报。其中S301中屏蔽规则可由用户自行配置，例如接收用户配置的屏蔽规则，所述屏蔽规则包括屏蔽标识位，所述屏蔽标识位的位数是1位或多位。用户可自行设定1位或多位的屏蔽标识位，避免单一屏蔽标识位受到干扰失效，导致判定错误情况的发生。其中，屏蔽标识位在物理位置上可以相邻、也可以隔开，隔开方案可以降低屏蔽标识位同时多位出错的概率，提高可靠性。屏蔽标识位可以是字母、数字、特殊符号或者其他形式，当屏蔽标识位的位数大于1位时，多个屏蔽标识位可以是连续的，也可是不连续的。屏蔽标识位例如是a，只要配置数据帧地址中出现a则不校验该配置数据帧地址对应的配置数据帧；屏蔽标识位例如是abc且abc连续出现，若配置数据帧地址中出现连续的abc则不校验该配置数据帧地址对应的配置数据帧；屏蔽标识位例如是不限制是否连续也不限制出现顺序的abc，若配置数据帧地址中分别出现a、b、c则不校验该配置数据帧地址对应的配置数据帧。

第四步：三模冗余与存储单元回读自刷新设计，从软件编码的角度提升软件运行的可靠性，需要根据星载接收机的实际功能与微电子器件的资源情况进行统筹考虑设计，三模表决器的示意如图5所示。

三模冗余设计，是针对数字电路的一个功能块，采用FPGA设计三个相同的电路模块U0、U1和U2，各模块的电路功能完全相同，当输入同一个信号，且不受外界单粒子干扰时，各模块应该输出相同的信号。而个别模块受到单粒子干扰，导致其输出产生异常，由于余下的模块未受干扰输出仍然产生正常输出信号，表决器依据多数有效原则，必然舍弃异常信号，表决器的输出仍然是正常输出信号。但这种冗余设计要消耗原来三倍以上的电路单元。在整个数字电路部分中使用三模冗余设计是不经济的。通常是根据数字电路部分各模块的重要程度、模块的总的资源量进行综合平衡，优先对公共电路部分、电路接口部分和固定存储器进行三模处理。其中对星载接收机中的程序进行执行时，可包括如下步骤：S101，将星载接收机的所有应用程序做三份存储，其中，应用程序的存储空间分割为主分区、冗余分区1、冗余分区2；所述DSP芯片访问的存储器FLASH的地址空间为32个扇区，每个扇区可以存放64KB程序，用户主程序不超过640KB，则第一份主程序从扇区0～扇区9顺序固化，第二份主程序从扇区10～扇区19顺序固化，第三份主程序从扇区20～扇区29顺序固化。

S102，在主分区、冗余分区1、冗余分区2的每个应用程序存储时，为该应用程序生成三份同样的校验码，生成的校验码写入该应用程序的校验码文件；

S103，星载应用程序运行过程中，周期性的对主分区、冗余分区1或冗余分区2中的每个应用程序的三份校验码进行“三取二”比对和刷新；按照目前DSP用户程序的规模以及FLASH芯片的集成度，可以将三份相同的用户主程序固化在两片FLASH中，FLASH1与FLASH2互为备份，各固化三份用户主程序。将监控程序固化于PROM中，产品上电后，监控程序作为二级启动程序完成DSP初始化，之后通过读取FPGA内部的在轨编程寄存器PROG_REG，根据其中寄存器的值为0001H，则进入三取二加载主程序，若寄存器值为F13H，则进入在轨编程状态。由于三份用户程序相同偏移地址同时发生单粒子翻转的概率极低。通过两片FLASH切换，可以获得更低的单粒子翻转失效率。支持在轨编程，在单粒子翻转极端情况下，可通过FPGA接收地面上注程序，将新程序同时写入两片FLASH中，并且三模冗余，从而极大提高了DSP二级启动的抗单粒子翻转能力。

其后，可依据主分区、冗余分区1、冗余分区2的顺序，如果主分区、冗余分区1或冗余分区2中应用程序的校验码正确，则启动相应分区的该应用程序；如果主分区、冗余分区1和冗余分区2的校验码与相应的应用程序的校验码均不一致，则从主分区、冗余分区1和冗余分区2中的3份应用程序取出一份正确应用程序执行。

本发明的星载接收机的数字信号处理部分的公用电路包括数字下变频、抗干扰、二次量化、捕获、跟踪、译码等模块，而且至少在二次量化、捕获、跟踪、译码模块部分都具有功能模块直接连接的存储器，星载接收机的接口部分包括串口、1553B接口以及芯片之间的接口。通常情况下，星载设备能够给于接收机电路的体积有限，芯片上元件允许的电力消耗也有限制，因而对所有模块进行三模冗余处理是难以承受的，在这种资源有限的条件下，为了提高星载接收机的可靠性，只能选择部分电路模块和/或相关的固定存储器进行三模冗余处理。

本发明的提供的星载接收机的数字信号处理部分依次包含了模数转换器ADC采样、数字下变频、抗干扰、二次量化、捕获、跟踪、译码等模块，在接口部分包含了串口、1553B接口以及芯片之间的接口。受到FPGA资源的限制无法实现全三模处理。因此，应该根据模块的重要程度、模块的资源消耗进行三模处理，优先对公共部分、接口、固定存储器进行三模处理。本发明中，申请人通过分析各电路模块对接收信号的影响程度，和实及测试结果，确定仅对二次量化模块和捕获模块、跟踪模块、译码模块之一执行三模冗余处理，已经能够较好的满足星载接收机的抗干扰要求。随着芯片技术的不断进步，同样大小和功耗的FPGA芯片上的资源也与日俱增，给以了设计者更大的设计灵活性，在资源量许可的情况下，继续把和二次量化模块和捕获模块、跟踪模块、译码模块直接关联的固定存储器执行三模冗余处理，同时对串口部分进行三模冗余处理，有助以进一步提升抗单粒子干扰的性能。

本发明的存储单元回读自刷新设计是针对各存储模块，设计自刷新读取累加器模块，该自刷新读取累加器模块读入数字信号处理器输出的当前读取数据的地址值。同时将该当前读取数据的地址值addrcr加数值i作为关联地址起始值addrcor =addrcr+i，i为通过随机发生器产生的随机数，或者为顺序递增的某个数，如i的初始值为1，每自刷新一次，i自动加1，当i大于某个数之后，i重新置为1。取关联地址起始值开始的k个地址，k≥1。并将k个关联地址对数字信号处理器存储器最大地址取模：addrk1=(addrk) mod Addrmax，addrk1 表示取模后的关联地址，addrk 表示取模前的关联地址，addrk =addrcor +j，j=0...k-1，Addrmax表示数字信号处理器存储器最大地址，如果关联地址addrk <数据存储器的最大存储地址Addrmax，则取模后的地址不变，即addrk1=addrk，如果关联地址addrk>数据存储器的最大存储地址Addrmax，则取模后的地址为关联地址-存储器最大地址，addrk1=addrk -Addrmax。然后输出当前地址值addrcr存储的数据和与该当前地址相关联的k个地址addrk1存储的k个数据，通过FPGA从存储单元中同时读取当前读取数据，和与当前读取数据关联相关联的k个地址存储的数据，并将所述的数据再次写入存储单元的原地址位置，即写入当前地址值addrcr和与该当前地址相关联的k个地址addrk1。实现存储单元回读自刷。所述的与当前读取数据关联的多个地址的数据还采用多种方式从累加器模块中产生，例如使用当前地址的可预测的下一个地址作为回读信号的地址输出；对于其它存储内容，比如本地存储码等，同样可以适用该方法。

经过上述处理的星载接收机，在地面模拟测试中能够有效克服单粒子干扰。其误码率低于部颁标准。

最后应说明的是，以上实施方式仅用以说明本发明实施例的技术方案而非限制，尽管参照以上较佳实施方式对本发明实施例进行了详细说明，本领域的普通技术人员应当理解，可以对本发明实施例的技术方案进行修改或等同替换都不应脱离本发明实施例的技术方案的精神和范围。

一种多手段融合的星载接收机抗单粒子方法专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。