专利摘要

专利摘要

本发明的硅基低漏电流双悬臂梁可动栅分频器由硅衬底，N型增强型MOSFET，外接的低通滤波器、压控振荡器、乘法器、高频扼流圈构成。MOSFET的栅极是两个悬浮在栅氧化层上的悬臂梁，由直流偏置控制，并作为参考信号和反馈信号的输入。悬臂梁的下拉电压设计为MOSFET的阈值电压。两个悬臂梁可动栅均处于悬浮状态时，MOSFET截止，栅电容较小，能减小栅极漏电流。两个悬臂梁可动栅均下拉与栅氧化层接触时，MOSFET导通，参考信号和反馈信号经MOSFET相乘，通过低通滤波器、压控振荡器和乘法器实现参考信号的分频。下拉单个悬臂梁可动栅，可实现对单个信号的放大，电路具有多功能。本发明降低漏电流，体积更小，且实现多功能。

权利要求

1.一种硅基低漏电流双悬臂梁可动栅分频器，其特征在于该分频器为生在硅衬底(1)上的N型增强型MOSFET分频器，包括源极(2)、漏极(3)、栅氧化层(4)、锚区(5)、悬臂梁可动栅(6)、下拉极板(7)、绝缘层(8)、通孔(9)、引线(10)，源极(2)接地；

在硅衬底(1)上设有源极(2)、漏极(3)、栅氧化层(4)，栅氧化层(4)位于源极(2)、漏极(3)之间，引线(10)通过通孔(9)分别接漏极(3)、栅氧化层(4)；悬臂梁可动栅(6)的一端固定在锚区(5)上，另一端横跨在栅氧化层(4)上，在硅衬底(1)上的下拉极板(7)位于悬臂梁可动栅(6)的末端下方，下拉极板(7)接地，绝缘层(8)覆盖在下拉极板(7)之上；直流偏置通过高频扼流圈和锚区(5)作用在悬臂梁可动栅(6)上，悬臂梁可动栅(6)的下拉电压设置为MOSFET的阈值电压；

MOSFET的漏极(3)输出信号有两种不同的工作方式，一种是选择第一端口(11)接入低通滤波器，低通滤波器输出接入压控振荡器，压控振荡器输出经第三端口(13)接入乘法器，乘法器输出作为反馈信号通过锚区(5)加载到一个悬臂梁可动栅(6)上，参考信号通过锚区(5)加载到另一个悬臂梁可动栅(6)上；MOSFET的漏极(3)输出信号的另一种工作方式是可选择通过第二端口(12)直接输出。

2.根据权利要求1所述的硅基低漏电流双悬臂梁可动栅分频器，其特征在于所述的悬臂梁可动栅(6)的下拉或悬浮通过直流偏置控制，当两个悬臂梁可动栅(6)均在达到或大于下拉电压的直流偏置下实现下拉，与栅氧化层(4)接触时，MOSFET导通，参考信号和反馈信号通过MOSFET相乘，漏极(3)输出包含两信号的相位差信息，选择第一端口(11)输入低通滤波器，低通滤波器滤除高频部分，输出包含相位差信息的直流电压，直流电压输入压控振荡器，作为控制电压调节压控振荡器的输出频率，调节频率后的信号经第三端口(13)传输至乘法器，乘法器输出信号作为反馈信号加载到悬臂梁可动栅(6)上，环路循环反馈的结果是反馈信号与参考信号的频率相等，压控振荡器端口(14)输出频率f_o为参考信号频率的1/N：f_ref/N,实现参考信号的分频；

当直流偏置小于下拉电压，两个悬臂梁可动栅(6)均不下拉处于悬浮状态，不与栅氧化层(4)接触时，MOSFET截止，栅电容较小，能够有效的减小漏电流，降低功耗；

当只有一个悬臂梁可动栅(6)下拉，另一个悬臂梁可动栅(6)处于悬浮状态时，下拉的悬臂梁可动栅(6)下方形成沟道，未被下拉的悬臂梁可动栅(6)下方形成高阻区，沟道与高阻区串联的结构有利于提高MOSFET的反向击穿电压，只有被下拉的悬臂梁可动栅(6)上的选通信号可以通过MOSFET放大，放大信号选择第二端口(12)输出，当只有加载参考信号的悬臂梁可动栅(6)下拉时，参考信号通过MOSFET放大，第二端口(12)输出参考信号频率f_ref的放大信号，当只有加载反馈信号的悬臂梁可动栅(6)下拉时，反馈信号通过MOSFET放大，反馈信号频率为压控振荡器输出频率f_o经乘法器后乘以N的结果：N×f_o，第二端口(12)输出频率为N×f_o的放大信号。

说明书

技术领域

本发明提出了硅基低漏电流双悬臂梁可动栅MOSFET(金属氧化物半导体场效应晶体管)分频器，属于微电子机械系统的技术领域。

背景技术

分频器是一种用于微波高速无线通信设备的频率合成模块。它能够以一个参考信号为标准，产生大量离散的参考信号频率1/N的频率信号。目前，分频器正广泛地应用于仪器仪表、遥控遥测通信、雷达、电子对抗、导航以及广播电视等各个领域。但是，传统分频器具有结构复杂，尺寸较大等缺点，更重要的是，电路中MOSFET器件栅极漏电流的存在使得电路的功耗增加。

微电子机械系统具有体积小、功耗低、成本低等优点，满足现代电路的发展趋势，另外，微机械悬臂梁结构的发展也日益成熟。本发明的目的正是要提出一种硅基低漏电流双悬臂梁可动栅MOSFET分频器。

发明内容

技术问题:本发明的目的是提出一种硅基低漏电流双悬臂梁可动栅MOSFET分频器。MOSFET的栅极是两个可动的悬臂梁，悬臂梁可动栅由直流偏置控制，使MOSFET在截止状态实现栅极与栅氧化层的脱离，减小栅极漏电流，降低功耗。

技术方案：本发明的一种硅基低漏电流双悬臂梁可动栅分频器为生在硅衬底上的N型增强型MOSFET分频器，包括源极、漏极、栅氧化层、锚区、悬臂梁可动栅、下拉极板、绝缘层、通孔、引线，源极接地；

在硅衬底上设有源极、漏极、栅氧化层，栅氧化层位于源极、漏极之间，引线通过通孔分别接漏极、栅氧化层；悬臂梁可动栅的一端固定在锚区上，另一端横跨在栅氧化层上，在硅衬底上的下拉极板位于悬臂梁可动栅的末端下方，下拉极板接地，绝缘层覆盖在下拉极板之上；直流偏置通过高频扼流圈和锚区作用在悬臂梁可动栅上，悬臂梁可动栅的下拉电压设置为MOSFET的阈值电压；

MOSFET的漏极输出信号有两种不同的工作方式，一种是选择第一端口接入低通滤波器，低通滤波器输出接入压控振荡器，压控振荡器输出经第三端口接入乘法器，乘法器输出作为反馈信号通过锚区加载到一个悬臂梁可动栅上，参考信号通过锚区加载到另一个悬臂梁可动栅上；MOSFET的漏极输出信号的另一种工作方式是可选择通过第二端口直接输出。

所述的悬臂梁可动栅的下拉或悬浮通过直流偏置控制，当两个悬臂梁可动栅均在达到或大于下拉电压的直流偏置下实现下拉，与栅氧化层接触时，MOSFET导通，参考信号和反馈信号通过MOSFET相乘，漏极输出包含两信号的相位差信息，选择第一端口输入低通滤波器，低通滤波器滤除高频部分，输出包含相位差信息的直流电压，直流电压输入压控振荡器，作为控制电压调节压控振荡器的输出频率，调节频率后的信号经第三端口传输至乘法器，乘法器输出信号作为反馈信号加载到悬臂梁可动栅上，环路循环反馈的结果是反馈信号与参考信号的频率相等，压控振荡器端口输出频率f_o为参考信号频率的1/N：f_ref/N,实现参考信号的分频；

当直流偏置小于下拉电压，两个悬臂梁可动栅均不下拉处于悬浮状态，不与栅氧化层接触时，MOSFET截止，栅电容较小，能够有效的减小漏电流，降低功耗；

当只有一个悬臂梁可动栅下拉，另一个悬臂梁可动栅处于悬浮状态时，下拉的悬臂梁可动栅下方形成沟道，未被下拉的悬臂梁可动栅下方形成高阻区，沟道与高阻区串联的结构有利于提高MOSFET的反向击穿电压，只有被下拉的悬臂梁可动栅上的选通信号可以通过MOSFET放大，放大信号选择第二端口输出，当只有加载参考信号的悬臂梁可动栅下拉时，参考信号通过MOSFET放大，第二端口输出参考信号频率f_ref的放大信号，当只有加载反馈信号的悬臂梁可动栅下拉时，反馈信号通过MOSFET放大，反馈信号频率为压控振荡器输出频率f_o经乘法器后乘以N的结果：N×f_o，第二端口输出频率为N×f_o的放大信号。

有益效果：与现有的分频器相比，这种新型的硅基低漏电流双悬臂梁可动栅MOSFET分频器采用两个悬臂梁作为MOSFET的栅极，在MOSFET截止状态，悬臂梁可动栅与栅氧化层的脱离，能够减小电路漏电流，降低功耗；另外，悬臂梁可动栅结构使电路方便可控，不仅可以在两个悬臂梁可动栅均下拉时实现参考信号频率的分频，还能够在下拉单个悬臂梁可动栅时实现对单个信号的放大，下拉单个悬臂梁可动栅时形成沟道与高阻区串联的结构，能够提高MOSFET的反向击穿电压；微机械悬臂梁可动栅技术的采用，也使得结构简单化，体积小型化。

附图说明

图1为本发明的硅基低漏电流双悬臂梁可动栅MOSFET分频器的俯视图。

图2为图1硅基低漏电流双悬臂梁可动栅MOSFET分频器的A-A’向剖面图。

图3为图1硅基低漏电流双悬臂梁可动栅MOSFET分频器的B-B’向剖面图。

图4为图1基于硅基低漏电流双悬臂梁可动栅MOSFET两个悬臂梁可动栅均下拉时的沟道示意图。

图5为图1基于硅基低漏电流双悬臂梁可动栅MOSFET下拉单个悬臂梁可动栅时的沟道示意图。

图中有：硅衬底1，设置在硅衬底上的N型增强型MOSFET，外接的低通滤波器，压控振荡器，乘法器、高频扼流圈。MOSFET包括源极2，漏极3，栅氧化层4，锚区5，悬臂梁可动栅6，下拉极板7，绝缘层8，通孔9，引线10，第一端口11，第二端口12，第三端口13，第四端口14。

具体实施方式

本发明的一种硅基低漏电流双悬臂梁可动栅MOSFET分频器。包括硅衬底、N型增强型MOSFET，以及外接的低通滤波器、压控振荡器、乘法器、高频扼流圈,其中MOSFET生长在硅衬底上，包括源极、漏极、栅氧化层、两个悬臂梁可动栅、锚区、下拉极板、绝缘层。源极和漏极相对设置，栅氧化层连接在源漏之间，悬臂梁通过锚区横跨栅氧化层之上构成MOSFET的栅极，下拉极板设置在悬臂梁末端下方，下拉极板接地，绝缘层覆盖在下拉极板之上。

参考信号和反馈信号通过锚区加载在悬臂梁可动栅上，直流偏置通过高频扼流圈和锚区作用在悬臂梁可动栅上，MOSFET的下拉电压设计为MOSFET的阈值电压。

当直流偏置小于下拉电压时，悬臂梁可动栅与栅氧化层不接触，MOSFET无法导通，栅电容较小，能够有效减小漏电流的产生，降低电路功耗。

当两个悬臂梁可动栅均通过达到或大于下拉电压的直流偏置下拉，与栅氧化层接触时，MOSFET导通，参考信号和反馈信号通过MOSFET相乘。漏极输出信号包含了参考信号和反馈信号之间的相位差信息。低通滤波器将此信号中的高频分量滤除，输出和相位差信息有关的直流电压，控制电压调节压控振荡器输出频率，压控振荡器输出信号经过乘法器之后，在频率上对应发生N倍的改变，并作为反馈信号重新加载到悬臂梁可动栅上，经过环路的循环反馈作用，反馈信号和参考信号达到锁定，即压控振荡器输出频率乘以N之后和参考信号频率相等。最终压控振荡器输出的信号频率为参考信号频率的1/N，实现参考信号的分频。

当只有一个悬臂梁可动栅被下拉与栅氧化层接触，另一个悬臂梁可动栅处于悬浮状态时，下拉的臂梁栅下方形成沟道，悬浮的悬臂梁可动栅下方为高阻区，沟道与高阻区串联的结构有利于提高MOSFET反向击穿电压，增强抗击穿性。此时，只有选择下拉的悬臂梁可动栅上的选通信号可以通过MOSFET放大输出。从而通过对一个悬臂梁可动栅的单独控制，实现对单个信号的放大，扩大了电路的应用范围。

下面结合附图对本发明的硅基低漏电流双悬臂梁可动栅MOSFET分频器做进一步解释。

本发明的基于悬臂梁可动栅MOSFET的分频器包括硅衬底1，设置在硅衬底上的N型增强型MOSFET，外接的低通滤波器，压控振荡器，乘法器、高频扼流圈。MOSFET包括源极2，漏极3，栅氧化层4，锚区5，悬臂梁可动栅6，下拉极板7，绝缘层8，通孔9，引线10，其中，源极2接地。

在本发明中MOSFET的栅极采用悬浮在栅氧化层4之上的两个悬臂梁可动栅6。源极2和漏极3相对设置，栅氧化层4连接在源漏之间，锚区5设置在栅氧化层4的一侧，下拉极板7设置在悬臂梁可动栅6末端下方，绝缘层8覆盖在下拉极板7之上。

MOSFET漏极3输出信号的一种工作方式是选择第一端口11输入至低通滤波器，低通滤波器输出信号接入压控振荡器，压控振荡器输出信号通过端口13接入乘法器，乘法器的输出作为反馈信号通过锚区5加载到一个悬臂梁可动栅6上。参考信号通过锚区5加载到另一个悬臂梁可动栅6上。MOSFET漏极3输出信号的另一种工作方式是选择第二端口12直接输出放大信号。

直流偏置通过高频扼流圈和锚区5作用在悬臂梁可动栅6上。悬臂梁可动栅6的下拉电压设置为MOSFET的阈值电压。

当直流偏置小于下拉电压，两个悬臂梁可动栅6均处于悬浮状态时，没有栅极与栅氧化层4接触，MOSFET处于截止状态，栅电容小于传统结构的MOSFET，能够有效的减小漏电流的产生，降低电路功耗。

当两个悬臂梁可动栅6均通过达到或大于下拉电压的直流偏置实现下拉与栅氧化层4接触时，MOSFET导通，沟道示意图如图4所示。参考信号和反馈信号通过MOSFET实现相乘。漏极3输出信号包含了参考信号和反馈信号之间的相位差信息，选择第一端口11输入至低通滤波器，低通滤波器将此信号中的高频分量滤除，向压控振荡器输送一个包含相位差信息的直流电压，直流电压可以采用下式来表示：

UL=Kcos((fref-fback)2πt+φ)---(1)]]>

其中K为MOSFET增益系数，f_ref为参考信号频率，f_back为反馈信号频率，φ为固有相位差。压控振荡器在直流电压的作用下，调节输出频率的大小。压控振荡器输出频率可以通过以下微分表示式表达：

12πdfodt=KvUL=KvKcos((fref-fback)2πt+φ)---(2)]]>

其中，f_o为压控振荡器输出频率，K_v为压控振荡器灵敏度。经过乘法器后，输出频率变为原来的N倍，并作为反馈信号，重新加载到悬臂梁可动栅6上。也就是：

f_back＝N×f_o    (3)

经过环路的循环作用，反馈信号的频率最终和参考信号一致。即：

fback=N×fo=fref⇒fo=frefN---(4)]]>

最终压控振荡器第四端口14输出的信号频率为参考信号频率的1/N，实现参考信号的分频。

只有一个悬臂梁可动栅6被下拉，另一个悬臂梁可动栅6处于悬浮状态时，下拉的悬臂梁可动栅6下方形成沟道，未被下拉的悬臂梁可动栅6下方为高阻区，如图5所示，沟道与高阻区串联的结构有利于提高MOSFET的反向击穿电压。只有下拉的悬臂梁可动栅6上的选通信号可以经MOSFET放大，放大信号选择第二端口12输出。当只有加载参考信号的悬臂梁可动栅6下拉时，参考信号通过MOSFET放大，第二端口12输出频率为f_ref的放大信号。当只有加载反馈信号的悬臂梁可动栅6下拉时，反馈信号频率为压控振荡器频率f_o经过乘法器后乘以N的结果，即N×f_o，第二端口12输出频率为N×f_o的放大信号。从而通过对一个悬臂梁可动栅6的单独控制，实现对单个信号的放大，电路具有多功能，扩大了电路的应用范围。

本发明的硅基低漏电流双悬臂梁可动栅MOSFET分频器的制备方法如下：

1)准备P型Si衬底；

2)底氧生长

3)沉积氮化硅；

4)光刻、刻蚀氮化硅形成MOSFET的源极和漏极；

5)场氧化；

6)去除氮化硅和底氧层；

7)进行栅氧化，调节阈值电压，使MOSFET为增强型；

8)沉积多晶硅，并光刻，保留悬臂梁的锚区位置的多晶硅；

9)电镀蒸发生长Al；

10)涂覆光刻胶，保留下拉极板上方的光刻胶；

11)反刻Al，形成下拉极板；

12)淀积绝缘层，外延生长0.1μm的Si_xN_1-x绝缘层；

13)光刻窗口，刻蚀掉多余的Si_xN_1-x：

14)涂覆光刻胶，保留下拉极板的绝缘层；

15)利用反应离子刻蚀，形成下拉极板上的氮化硅介质层；

16)通过旋涂方式形成PMGI牺牲层，然后光刻牺牲层，仅保留悬臂梁可动栅下方的牺牲层；

17)电镀蒸发生长Al；

18)涂覆光刻胶，保留悬臂梁上方的光刻胶；

19)反刻Al，形成悬臂梁可动栅；

20)涂覆光刻胶，光刻注入孔，注入N+磷离子，形成MOSFET源极和漏极；

21)制作通孔和引线，涂覆光刻胶，去除源漏电极接触区的光刻胶，真空蒸发金锗镍/金，剥离，合金化形成欧姆接触；

22)释放PMGI牺牲层，形成悬浮的悬臂梁可动栅；

23)将制备的MOSFET与外部电路连接，构成分频器。

本发明与现有技术的区别在于：

本发明中MOSFET采用两个可动的悬臂梁作为MOSFET的栅极，参考信号和反馈信号分别加载到两个悬臂梁可动栅上，通过直流偏置控制悬臂梁可动栅的下拉和悬浮。悬臂梁的下拉电压设计为MOSFET的阈值电压，以便控制MOSFET的导通和截止。在MOSFET截止状态悬臂梁可动栅与栅氧化层脱离接触，能够减小漏电流的产生；当两个悬臂梁可动栅均下拉时，参考信号和反馈信号通过MOSFET相乘，在低通滤波器，压控振荡器以及乘法器的循环反馈作用下，最终实现参考信号的分频；此外，还能通过控制单个悬臂梁可动栅实现对单个选通信号的放大，下拉单个悬臂梁可动栅时，可形成沟道与高阻区串联的结构，有助于提高MOSFET的反向击穿电压；微机械技术的使用，使得电路功耗降低，结构简单，体积变小。

硅基低漏电流双悬臂梁可动栅分频器专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。