专利摘要

本发明公开了一种光子晶体全光多步延迟自与变换逻辑门，它由一个光子晶体结构单元、一个光开关单元、一个存储器或延迟器、一个吸波负载、一个非逻辑门和一个D触发器单元组成；逻辑信号X与存储器输入端和光开关单元的逻辑信号输入端连接；存储器输出端与光开关单元的延迟信号输入端连接；光开关单元的两个中间信号输出端与光子晶体结构单元的中间信号输入端和吸波负载连接；时钟控制信号CP与非逻辑门输入端、光子晶体结构单元的时钟信号输入端和光开关单元的时钟信号CP输入端连接；非逻辑门输出端与触发器单元的时钟信号输入端连接；光子晶体结构单元的信号输出端与触发器单元的D信号输入端连接；本发明易与其它光学逻辑元件集成。

权利要求

1.一种光子晶体全光多步延迟自与变换逻辑门，其特征在于：它由一个光子晶体结构单元、一个光开关单元、一个存储器或延迟器、一个吸波负载、一个非逻辑门和一个D触发器单元组成；逻辑信号X通过一个二分支波导的输入端连接，所述的二分支波导输出端分别与存储器输入端和光开关单元的逻辑信号输入端连接；所述存储器输出端与光开关单元的延迟信号输入端连接；所述光开关单元的两个中间信号输出端分别与光子晶体结构单元的中间信号输入端和吸波负载连接；时钟控制信号CP通过一个三分支波导的输入端连接，所述的三分支波导输出端分别与非逻辑门输入端、光子晶体结构单元的时钟信号输入端和光开关单元的时钟信号CP输入端连接；所述非逻辑门输出端与D触发器单元的时钟信号输入端连接；所述光子晶体结构单元的信号输出端与D触发器单元的D信号输入端连接。

2.按照权利要求1所述的光子晶体全光多步延迟自与变换逻辑门，其特征在于：所述光子晶体结构单元为一个二维光子晶体交叉波导非线性腔，它由高折射率介质杆构成二维的光子晶体“十”字交叉波导四端口网络，所述四端口网络的左端、下端、上端、右端分别设置有时钟信号输入端、中间信号输入端、信号输出端、闲置端；通过交叉叉波导中心沿两波导方向放置两相互正交的准一维光子晶体结构；在交叉波导的中部设置中间介质柱，该中间介质柱为非线性材料，所述中间介质柱的横截面为正方形、多边形、圆形或者椭圆形；紧贴中心非线性杆且靠近信号输出端的一根矩形线性杆的介电常数与中心非线性杆在弱光条件下的介电常数相等；所述的准一维光子晶体结构与中间介质柱构成波导缺陷腔。

3.按照权利要求1所述的光子晶体全光多步延迟自与变换逻辑门，其特征在于：所述光开关单元为一个2×2光选通开关，它由一个时钟信号CP输入端、一个延迟信号输入端、一个逻辑信号输入端和两个中间信号输出端组成；所述两个中间信号输出端分别为第一中间信号输出端、第二中间信号输出端。

4.按照权利要求1所述的光子晶体全光多步延迟自与变换逻辑门，其特征在于：所述的存储器由一个输入端和一个输出端组成；所述存储器的输出信号为k步之前输入存储器的输入信号；所述的延迟器由一个输入端和一个输出端组成；所述延迟器的输出信号相对于延迟器的输入信号存在k步延迟。

5.按照权利要求5所述的光子晶体全光多步延迟自与变换逻辑门，其特征在于：所述的存储器或延迟器为k步延迟的存储器或延迟器。

6.按照权利要求1所述的光子晶体全光多步延迟自与变换逻辑门，其特征在于：所述D触发器单元由一个时钟信号输入端、一个D信号输入端和一个系统输出端组成；所述D触发器单元的输入信号D与光子晶体结构单元输出端的输出信号相等。

7.按照权利要求2所述的光子晶体全光多步延迟自与变换逻辑门，其特征在于：所述二维光子晶体为(2k+1)×(2k+1)结构，其中k为大于等于3的正整数。

8.按照权利要求2所述的光子晶体全光多步延迟自与变换逻辑门，其特征在于：所述二维光子晶体的高折射率介质柱的横截面为圆形、椭圆形、三角形或者多边形。

9.按照权利要求2所述的光子晶体全光多步延迟自与变换逻辑门，其特征在于：所述二维光子晶体的背景填充材料为空气或者折射率小于1.4的低折射率介质。

10.按照权利要求2所述的光子晶体全光多步延迟自与变换逻辑门，其特征在于：所述交叉波导中的准一维光子晶体中的介质柱的折射率为3.4或者大于2的值，且所述准一维光子晶体中的介质柱的横截面形状为矩形、多边形、圆形或者椭圆形。

说明书

技术领域

本发明涉及二维光子晶体、光学与逻辑门

背景技术

1987年，美国Bell实验室的E.Yablonovitch在讨论如何抑制自发辐射和Princeton大学的S.John在讨论光子区域各自独立地提出了光子晶体(Photonic Crystal)的概念。光子晶体是一种介电材料在空间中呈周期性排列的物质结构，通常由两种或两种以上具有不同介电常数材料构成的人工晶体。

随着光子晶体的提出和深入研究，人们可以更灵活、更有效地控制光子在光子晶体材料中的运动。在与传统半导体工艺和集成电路技术相结合下，人们通过设计与制造光子晶体及其器件不断的往全光处理飞速迈进，光子晶体成为了光子集成的突破口。1999年12月，美国权威杂志《科学》将光子晶体评为1999年十大科学进展之一，也成为了当今科学研究领域的一个研究热点。

全光逻辑器件主要包括基于光放大器的逻辑器件、非线性环形镜逻辑器件、萨格纳克干涉式逻辑器件、环形腔逻辑器件、多模干涉逻辑器件、耦合光波导逻辑器件、光致异构逻辑器件、偏振开关光逻辑器件、传输光栅光逻辑器件等。这些光逻辑器件对于发展大规模集成光路来说都有体积大的共同缺点。随着近年来科学技术的提高，人们还发展研究出了量子光逻辑器件、纳米材料光逻辑器件和光子晶体光 逻辑器件，这些逻辑器件都符合大规模光子集成光路的尺寸要求，但对于现代的制作工艺来说，量子光逻辑器件与纳米材料光逻辑器件在制作上存在很大的困难，而光子晶体光逻辑器件则在制作工艺上具有竞争优势。

近年来，光子晶体逻辑器件是一个备受瞩目的研究热点，它极有可能在不久将来取代目前正广泛使用的电子逻辑器件。光子晶体逻辑器件可直接进行全光的“与”、“或”、“非”等逻辑功能，是实现全光计算的核心器件，在实现全光计算的进程中，基于“与”、“或”、“非”、“异或”等光子晶体逻辑功能器件已经被成功设计研究，而实现全光计算的目标仍需要各种各样复杂的逻辑元器件。

发明内容

本发明的目的是克服现有技术中的不足，提供一种结构紧凑、抗干扰能力强，且易与其它光学逻辑元件实现集成的光子晶体全光多步延迟自与变换逻辑门。

本发明的目的通过下列技术方案予以实现。

本发明的光子晶体全光多步延迟自与变换逻辑门由一个光子晶体结构单元、一个光开关单元、一个存储器或延迟器、一个吸波负载、一个非逻辑门和一个D触发器单元组成；逻辑信号X通过一个二分支波导的输入端连接，所述的二分支波导输出端分别与存储器输入端和光开关单元的逻辑信号输入端连接；所述存储器输出端与光开关单元的延迟信号输入端连接；所述光开关单元的两个中间信号输出端分别与光子晶体结构单元的中间信号输入端和吸波负载连接；时钟控制 信号CP通过一个三分支波导的输入端连接，所述的三分支波导输出端分别与非逻辑门输入端、光子晶体结构单元的时钟信号输入端和光开关单元的时钟信号CP输入端连接；所述非逻辑门输出端与D触发器单元的时钟信号输入端连接；所述光子晶体结构单元的信号输出端与D触发器单元的D信号输入端连接。

所述光子晶体结构单元为一个二维光子晶体交叉波导非线性腔，它由高折射率介质杆构成二维的光子晶体“十”字交叉波导四端口网络，所述四端口网络的左端、下端、上端、右端分别设置有时钟信号输入端、中间信号输入端、信号输出端、闲置端；通过交叉叉波导中心沿两波导方向放置两相互正交的准一维光子晶体结构；在交叉波导的中部设置中间介质柱，该中间介质柱为非线性材料，所述中间介质柱的横截面为正方形、多边形、圆形或者椭圆形；紧贴中心非线性杆且靠近信号输出端的一根矩形线性杆的介电常数与中心非线性杆在弱光条件下的介电常数相等；所述的准一维光子晶体结构与中间介质柱构成波导缺陷腔。

所述光开关单元为一个2×2光选通开关，它由一个时钟信号CP输入端、一个延迟信号输入端、一个逻辑信号输入端和两个中间信号输出端组成；所述两个中间信号输出端分别为第一中间信号输出端、第二中间信号输出端。

所述的存储器由一个输入端和一个输出端组成；所述存储器的输出信号为k步之前输入存储器的输入信号；所述的延迟器由一个输入 端和一个输出端组成；所述延迟器的输出信号相对于延迟器的输入信号存在k步延迟。

所述的存储器或延迟器为k步延迟的存储器或延迟器。

所述D触发器单元由一个时钟信号输入端、一个D信号输入端和一个系统输出端组成；所述D触发器单元的输入信号D与光子晶体结构单元输出端的输出信号相等。

所述二维光子晶体为(2k+1)×(2k+1)结构，其中k为大于等于3的正整数。

所述二维光子晶体的高折射率介质柱的横截面为圆形、椭圆形、三角形或者多边形。

所述二维光子晶体的背景填充材料为空气或者折射率小于1.4的低折射率介质。

所述交叉波导中的准一维光子晶体中的介质柱的折射率为3.4或者大于2的值，且所述准一维光子晶体中的介质柱的横截面形状为矩形、多边形、圆形或者椭圆形。

本发明与现有技术相比的积极有益效果是：

1.结构紧凑，易于制作。

2.抗干扰能力强，易与其它光学逻辑元件集成。

3.具有高、低逻辑输出对比度高，运算速度快。

附图说明

图1为本发明的光子晶体全光多步延迟自与变换逻辑门的结构示意图；

图2为图1所示光子晶体结构单元在晶格常数d＝1μm，工作波长为2.976μm的基本逻辑功能波形图；

图3为本发明的光子晶体全光多步延迟自与逻辑门在晶格常数d＝0.5208μm，工作波长为1.55μm的逻辑信号多步延迟自与变换逻辑功能的波形图；

图4为图1所示二维光子晶体交叉波导非线性腔的逻辑功能真值表。

图中：光子晶体结构单元01时钟信号输入端11中间信号输入端12闲置端13信号输出端14圆形高折射率线性介质杆15第一长方形高折射率线性介质杆16第二长方形高折射率线性介质杆17中心非线性介质杆18时钟控制信号CP逻辑信号X光开关单元02延迟信号输入端21逻辑信号输入端22第一中间信号输出端23第二中间信号输出端24存储器或延迟器03吸波负载04D触发器单元05时钟信号输入端51D信号输入端52系统信号输出端53非逻辑门06

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细描述：

如图1所示，本发明的光子晶体全光多步延迟自与变换逻辑门由一个光子晶体结构单元01、一个光开关单元02、一个存储器或延迟器03、一个吸波负载04、一个D触发器单元05和一个非逻辑门06组成；光子晶体结构单元01为一个二维光子晶体交叉波导非线性腔，其设置在所述光开关单元的后端，二维光子晶体的背景填充材料为空 气或者为折射率小于1.4的低折射率介质，二维光子晶体的高折射率介质柱的横截面为圆形、椭圆形、三角形或者多边形，二维光子晶体交叉波导非线性腔由高折射率介质杆构成二维的光子晶体“十”字交叉波导四端口网络，该四端口网络具有一种四端口的光子晶体结构，左端为第一中间信号输入端、下端为第二中间信号输入端、上端为信号输出端、右端为闲置端；通过交叉波导中心沿两波导方向放置两相互正交的准一维光子晶体结构，准一维光子晶体中的介质柱的横截面为矩形，也可以采用多边形、圆形或者椭圆形，其折射率为3.4或者大于2的值，在交叉波导的中部设置中间介质柱，中间介质柱为非线性材料，中间介质柱的横截面为正方形，也可以采用多边形、圆形或者椭圆形，准一维光子晶体结构与中间介质柱构成波导缺陷腔。二维光子晶体阵列晶格常数为d，阵列数为11×11；圆形高折射率线性介质杆25采用硅(Si)材料，折射率为3.4，半径为0.18d；第一长方形高折射率线性介质杆26，折射率为3.4，长边为0.613d，短边为0.162d；第二长方形高折射率线性介质杆27，其介电常数与非线性介质杆弱光条件下的介电常数一致，第二长方形高折射率线性介质杆27的尺寸与第一长方形高折射率线性介质杆26的尺寸相等；中心正方形非线性介质杆28采用克尔型非线性材料，边长为1.5d，弱光条件下的介电常数为7.9，三阶非线性系数为1.33*10^-2μm²/V²。二维光子晶体交叉波导非线性腔中心由十二根长方形高线性介质杆与一根正方形非线性介质杆在纵、横两个波导方向呈准一维光子晶体排列，中心非线性介质杆与相邻的四根长方形线性介质杆相贴，距离为0， 而两两相邻的长方形线性介质杆相距0.2668d，紧贴中心非线性杆且靠近信号输出端的一根矩形线性杆的介电常数与中心非线性杆在弱光条件下的介电常数相等。光开关单元02为一个由时钟信号CP控制的2×2光选通开关，该光选通开关用于控制选择逻辑信号进行选择输出；光选通开关由一个时钟信号CP输入端、一个延迟信号输入端、一个逻辑信号输入端和两个中间信号输出端组成；存储器由一个输入端和一个输出端组成，逻辑信号X通过一个二分支波导的输入端输入，二分支波导输出的一端连接存储器03，存储器03将输出的延迟信号X(n-k)输出至光选通开关的延迟信号输入端21；延迟器由一个输入端和一个输出端组成，存储器或延迟器为k步延迟的存储器或延迟器，其设置在系统的输入端与光开关单元之间，存储器存储并输出信号X在k步之前的输入信号X(n-k)；延迟器输出信号相对于延迟器的输入信号存在k步延迟；存储器的另一端将逻辑信号X(n)直接输入至光选通开关的逻辑信号输入端22，光选通开关的第一中间信号输出端23连接光子晶体结构单元01的中间信号输入端12、光选通开关的第二中间信号输出端24连接吸波负载04，该吸波负载用于吸收进入其内的光波；时钟控制信号CP通过一个三分支波导的输入端输入，三分支波导的第一输出端连接非逻辑门06的输入端、第二输出端连接光子晶体结构单元01的时钟信号输入端11、第三输出端连接光开关单元的时钟信号CP输入端；非逻辑门06的输出端连接D触发器单元05的时钟信号输入端51；非逻辑门设置在时钟信号CP输入端与D触发器单元之间，该非逻辑门用于对输入信号进行 非逻辑运算，并投射至D触发器单元05的时钟信号输入端51；D触发器单元由一个时钟信号输入端、一个D信号输入端和一个系统输出端组成；光子晶体结构单元01的信号输出端14连接D触发器单元05的D信号输入端52，即D触发器单元05的输入信号D等于光子晶体结构单元01输出端14的输出信号，D触发器单元05的系统信号输出端53即为本发明的光子晶体全光多步延迟自与变换逻辑门的系统输出端。

本发明基于图1所示二维光子晶体交叉波导非线性腔所具有的光子带隙特性、准一维光子晶体缺陷态、隧穿效应及光克尔非线性效应，通过光开关等单元器件的配合可实现多步延迟自与变换逻辑门功能。首先介绍本发明中光子晶体非线性腔的基本原理：二维光子晶体提供一个具有一定带宽的光子带隙，波长落在该带隙内的光波可在光子晶体内所设计好的光路中传播，因此将器件的工作波长设置为光子带隙中的某一波长；交叉波导中心所设置的准一维光子晶体结构结合中心非线性介质杆的非线性效应提供了一个缺陷态模式，当输入光波满足一定光强时，使得该缺陷态模式偏移至系统的工作频率，结构产生隧穿效应，信号从输出端14输出。

当晶格常数d＝1μm，工作波长为2.976μm，参照图1中的光子晶体结构单元01所示的二维光子晶体交叉波导非线性腔，时钟信号输入端11与中间信号输入端12为信号输入端，端口11输入信号A，端口12输入信号B。如图2所示本发明的二维光子晶体交叉波导非线性腔的逻辑输出波形图，当端口11与端口12分别输入如图2所示 的波形信号可得出该图下方的逻辑输出波形。根据图2所示的逻辑运算特性可得出图4所示该结构的逻辑运算真值表。图4中C为现态Qⁿ，Y为光子晶体结构单元01输出端14的信号输出，即次态Qⁿ⁺¹。根据该真值表可得出结构的逻辑表达式：

Y＝AB+BC  (1)

即

Qⁿ⁺¹＝AB+BQⁿ  (2)

根据上述二维光子晶体交叉波导非线性腔自身的基本逻辑运算特性，以上一级的逻辑输出作为逻辑输入以实现既定的逻辑功能。

如图1所示，当CP＝1时，光选通开关选通延迟信号输入端21的输入信号X(n-k)由光选通开关的第一中间信号输出端23输出，并投射到光子晶体结构单元01的中间信号输入端12，即光子晶体结单元01的中间信号输入端12的输入信号等于延迟信号输入端21的输入信号X(n-k)；同时，光选通开关选通逻辑信号输入端22的逻辑信号X(n)由光选通开关的第二中间信号输出端24输出，并投射至吸波负载04。

当CP＝0时，光选通开关选通延迟逻辑信号输入端21的输入信号X(n-k+1)由光选通开关的第二中间信号输出端24输出，并投射至吸波负载04；同时，光选通开关选通逻辑信号输入端22的逻辑信号X(n+1)由光选通开关的第一中间信号输出端23输出，并投射到光子晶体结构单元01的中间信号输入端12，即光子晶体结构单元01的 中间信号输入端12的输入信号等于逻辑信号输入端22的逻辑信号X(n+1).

通过上述配合即可实现全光逻辑信号的多步延迟自与变换逻辑功能。

本发明器件的光子晶体结构可以采用(2k+1)×(2k+1)的阵列结构，k为大于等于3的整数。下面结合附图给出的实施例，在实施例中以11×11阵列结构，晶格常数以d＝0.5208μm为例给出设计和模拟结果。

通过时钟信号CP控制使其工作如下：

在t_n时刻，令CP＝1，光选通开关接通延迟信号输入端21的延迟信号X(n-k)至第二中间信号输出端23输出，并投射到光子晶体结构单元01的中间信号输入端12；光选通开关接通逻辑信号输入端22的信号X(n)至第二中间输出端24输出，并投射到吸波负载04；同时，光子晶体结构单元01的时钟信号输入端11的输入信号与时钟控制信号CP同步，即A＝CP＝1，由式子(2)可得出此时端口14的输出为

Qⁿ⁺¹＝X(n-k)  (3)

在t_n+1时刻，令CP＝0，光选通开关接通延迟信号输入端21的延迟信号至第二中间信号输出端24输出，并投射到吸波负载04；光选通开关接通逻辑信号输入端22的信号X(n+1)至第一中间信号输出端23输出，并投射到光子晶体结构单元01的中间信号输入端12；同时，光子晶体结构单元01的时钟信号输入端11与时钟控制信号CP同步，即A＝CP＝0，由式子(2)可得出此时端口14的输出为

Qⁿ⁺¹＝X(n+1)X(n-k)  (4)

光子晶体结构单元01的输出端口14的输出等于D触发器单元05的D信号输入端52的输入，由式式子(3)与式子(4)可得出D信号输入端52的输入信号在CP＝1时D＝X(n-k)；CP＝0时D＝X(n+1)X(n-k).

由于D触发器单元05的时钟信号输入端51与非逻辑门06的输出连接，因此D触发器单元05在CP＝0时，系统输出跟随输入信号D；CP＝1时，系统输出保持上一时刻的输入信号D。由此可得出本发明器件的系统输出端口53的输出在CP＝0时，Qⁿ⁺¹＝D＝X(n+1)

X(n-k)；在下一时刻CP＝1时，系统输出保持上一时刻的输出，即在一个时钟周期内的系统输出为

Qⁿ⁺¹＝X(n+1)X(n-k)  (5)

可见，本发明器件可实现逻辑信号的多步延迟自与变换逻辑功能；若将上述存储器改为一个k步的延迟器可实现同样功能。

当器件工作波长为1.55μm，光子晶体结构单元01的晶格常数d为0.5208μm；圆形高折射率线性介质杆15的半径为0.093744μm；第一长方形高折射率线性介质杆16的长边为0.3192504μm，短边为0.0843696μm；第二长方形高折射率线性介质杆17的尺寸与第一长方形高折射率线性介质杆16的尺寸一致；中心正方形非线性介质杆18的边长为0.7812μm，三阶非线性系数为1.33*10^-2μm²/V²；两两相邻的长方形线性介质杆相距0.13894944μm。在上述尺寸参数下，当光选通开关的延迟信号输入端21的延迟信号X(n-k)与逻辑信号端的信号X(n)如图2所示的波形输入，在时钟信号CP控制下，可得出该图 下方的系统输出波形图。可见，系统将逻辑输入量X(n+1)与上一时刻的逻辑输入量X(n-k)作与逻辑运算。即实现了对逻辑信号的多步延迟自与变换逻辑功能。

结合图3，本发明器件通过缩放，可在不同晶格常数及相应工作波长下实现同样的逻辑功能。

综上可知，在所述非逻辑门和D触发器单元的配合下，加入一个存储器或延迟器、一个光开关单元和一个吸波负载，通过时钟信号输入端的时钟信号CP控制即可实现本发明全光逻辑信号的多步延迟自与变换逻辑门功能。

在集成光路的逻辑信号处理中，可定义一种单一逻辑信号的自卷积运算，而上述逻辑信号的自与逻辑运算即为逻辑信号自卷积运算的基本运算；本发明实现的逻辑信号自与变换逻辑功能对逻辑变量的自相关变换或自卷积运算的实现起着重要应用。

以上所述本发明在具体实施方式及应用范围均有改进之处，不应当理解为对本发明限制。

光子晶体全光多步延迟自与变换逻辑门专利购买费用说明

Q：办理专利转让的流程及所需资料

A：专利权人变更需要办理著录项目变更手续，有代理机构的，变更手续应当由代理机构办理。

1：专利变更应当使用专利局统一制作的“著录项目变更申报书”提出。

2：按规定缴纳著录项目变更手续费。

3：同时提交相关证明文件原件。

4：专利权转移的，变更后的专利权人委托新专利代理机构的，应当提交变更后的全体专利申请人签字或者盖章的委托书。

Q:专利著录项目变更费用如何缴交

A：（1）直接到国家知识产权局受理大厅收费窗口缴纳,（2）通过代办处缴纳，（3）通过邮局或者银行汇款,更多缴纳方式

Q：专利转让变更，多久能出结果

A：著录项目变更请求书递交后，一般1-2个月左右就会收到通知，国家知识产权局会下达《转让手续合格通知书》。